半导体制造是人类Industrial对Environment洁净度要求最高的场景之一。一颗先进逻辑芯片的线宽仅几纳米，一粒 0.1 µm 的尘埃落在晶圆上就可能造成短路或良率崩塌；同时，光刻、刻蚀、离子注入、CMP 等工序大量使用强酸（氢氟酸、硫酸）、强碱与有机溶剂，且对静电放电（ESD）极度敏感。洁净室的”壳”——Wall、吊顶、Floor、门窗与回风道——必须靠一套特殊Coating system来实现：低释气、不产尘、抗静电、耐化学、易Cleaning。
KeXin New Material（kexinMaterials） 在洁净室与Electronics factory building防护Coating上有持续投入。本文从Standard分级、失效风险、材料机理、耐化学对比到Application选型，System讲清”半导体洁净室Coating Application”的技术要点，供厂务、Process/Craft与材料工程师参考。
一、洁净室Coating Application面对的四重挑战
半导体洁净室Coating不是普通地坪漆，它要同时Meets看似矛盾的需求：
- 不产尘、低释气（Outgassing）：Coating自身不能脱落颗粒，也不能释放挥发性有机物（VOC、增塑剂、硅氧烷）污染晶圆或吸附在光学镜头上。某些释气分子在曝光工序形成”雾缺陷（haze）”，Direct拉低良率。
- 抗静电 / ESD 控制：静电吸附粉尘、击穿敏感器件。Floor与Wall需把Surface电阻控制在分区Range，既导走电荷又不形成打火。
- 耐化学腐蚀：要耐受 HF、H₂SO₄、HNO₃、H₃PO₄、NaOH、TMAH、IPA、光刻胶去除剂等频繁溅洒与清洗。
- 无缝易洁、圆弧过渡：减少积尘死角，可耐受频繁擦拭与消毒剂（如异丙醇、过氧化氢）。
这四点共同决定CoatingFormula必须是低 VOC、Solvent-free或Water-Based环氧/聚氨酯System，并含导电填料实现静电耗散。
二、洁净室分级与引用Standard
洁净度以单位体积空气中特定粒径的粒子数划分。国际通用 ISO 14644-1（对应国标 GB 50073-2013《洁净厂房DesignSpecification》），按每立方米 ≥0.1 µm 粒子数将洁净室分为 ISO Class 1–9。半导体前道光刻区常要求 ISO Class 3–5（约旧制 Class 1–100），后道封装可放宽至 ISO 6–7。
| 洁净度等级 | ≥0.1 µm 粒子数（个/m³，约值） | 半导体典型区域 |
|---|---|---|
| ISO Class 3 | ≈35,200 | 光刻、先进前道 |
| ISO Class 4 | ≈352,000 | 刻蚀、薄膜 |
| ISO Class 5 | ≈3,520,000 | 扩散、离子注入 |
| ISO Class 6 | ≈35,200,000 | 封装、测试 |
| ISO Class 7 | ≈352,000,000 | 辅助区、支持区 |
测试方法据 ISO 14644-3（采样、浓度、风速、压差、自净），空气换气次数、压差梯度（相邻房间 ≥5–10 Pa 正压差）与”单向流”风速也影响Coating ApplicationSystem选择——Wall顶棚Coating需承受持续气流与Filtering器振动。
Wall与吊顶材料还需Meets不燃、低烟无毒（如 GB 8624 燃烧等级），Floor需Anti-Slip、Wear-Resistant、可承载设备与叉车。
三、Coating ApplicationSystem构成：墙、顶、地、缝
- Floor：主流为环氧Self-Leveling（solvent-free epoxy self-leveling）或聚氨酯砂浆（PU mortar），Thickness 2–4 mm，无缝、Wear-Resistant、耐化学；高等级区用Antistatic epoxy（导静电填料）。
- Wall/吊顶：彩钢板（岩棉/玻镁芯）SurfaceRoller Coating或Spraying洁净Topcoat，或在Concrete墙做环氧批刮 + 面涂；要求Surface致密、可擦拭、No chalking。
- 圆弧角（cove）：墙地交接、墙顶交接做 R≥30 mm 圆弧，消除直角积尘，靠专用圆角条或砂浆抹弧后涂覆。
- 门窗与回风：Aluminum Alloy/Stainless Steel框配光滑Coating，回风口周边做耐化学加强。
- 接缝Treatment：所有接缝以弹性Weather-Resistant、耐化学Sealant封闭，避免开裂产尘。
四、低释气机理与材料选择
“释气”指Coating中未反应单体、残留溶剂、增塑剂、硅油在室温缓慢挥发。半导体场景对硅氧烷尤其敏感（硅是芯片杀手），故洁净室涂料须无硅（silicone-free）。
Reduces释气的手段：
- Solvent-freeSystem：据 GB 30981-2020《Industrial防护涂料中有害物质限量》的低 VOC 方向，采用 100% 固含环氧/聚氨酯，杜绝溶剂残留。
- 充分Curing：Improves交联Density，减少可迁移小分子；烘烤或延长养护至释气达标。
- 避开易迁移Additive：不用Silicone流平剂、邻苯增塑剂；改用高分子量聚合型Additive。
- 材料鉴定：参照 SEMI 系列Standard对洁净室材料释气与Metal离子析出的要求，对疑似批次做热脱附-气质联用（TD-GCMS）筛查。
KeXin New Material（kexinMaterials） 在洁净室TopcoatFormula上采用无硅、低迁移路线，正是为通过晶圆厂对雾缺陷的严苛门槛。
五、抗静电与 ESD 控制
静电对半导体的危害贯穿制造全程。Coating通过导电填料（导电炭黑、碳纤维、Metal氧化物、石墨烯，参见 石墨烯导电AnticorrosiveCoating）形成耗散网络，把Surface电阻控制在目标区间：
- ESD Antistatic（Static Dissipative）：Surface电阻 10⁶–10⁹ Ω，接地后Safety泄放电荷，用于人员活动区Floor、工作台面；
- 抗静电（Anti-static）：10⁹–10¹¹ Ω，抑制粉尘吸附，用于Wall、吊顶；
- 导电（Conductive）：<10⁶ Ω，用于特殊接地通道。
静电控制System依据 ANSI/ESD S20.20 与 IEC 61340-5-1（对应 GB/T 32304 等），强调接地、人员腕带、鞋束、Furniture与Floor的整体电阻链路，Coating只是其中一环。Floor需设铜箔或导电底涂接地网格，面层导电通路与之连通，定期用Surface电阻计（如 ANSI/ESD STM11.11 方法）Testing衰减与阻值。
六、耐化学性：强酸强碱的考验
半导体工序的化学清单对Coating是”腐蚀全家桶”。下表对比典型介质对未防护Concrete/普通环氧与专用耐化学洁净Coating的影响：
| Chemical medium | 浓度/场景 | 普通环氧 | 酚醛/乙烯基酯改性环氧 | 聚氨酯砂浆 |
|---|---|---|---|---|
| 氢氟酸 HF | 稀至浓，刻蚀清洗 | 严重破坏（氟穿透） | 较好（需专用） | 中等 |
| 硫酸 H₂SO₄ | piranha 清洗 | 不耐 | 耐 | 良 |
| 硝酸 HNO₃ | 氧化清洗 | 不耐 | 耐 | 良 |
| 氢氧化钠 NaOH | 显影/剥离 | 良 | 优 | 优 |
| TMAH | 显影液 | 良 | 优 | 优 |
| 异丙醇 IPA | 擦拭 | 优 | 优 | 优 |
| 光刻胶去除剂 | 有机 | 中等 | 良 | 良 |
机理上，HF 的 F⁻ 能进攻硅酸盐与二氧化硅骨架，普通环氧中若含硅填料会被侵蚀，故 HF 区须用特殊树脂（如改性乙烯基酯）并避免硅质填料。耐化学评价据 GB/T 9274（甲法 浸泡）、GB/T 1763 或 ASTM C581 类方法，以浸泡后Appearance、Hardness、Adhesion变化判定。选型时应向材料商索取针对具体介质的Test Report，不凭通用”耐酸碱”结论决策。
七、Application要点：无尘Environment里做”无尘Coating Application”
洁净室Coating Application自身也须在受控Environment进行，否则前功尽弃：
- 基层Treatment：Concrete含水率 <4%（据 GB 50212 地坪Specification），强度达标，Sanding吸尘，Refinishing裂缝；彩钢板Degreasing脱脂。
- 无尘Sanding与除尘：用带真空的研磨设备，避免二次污染；Application区临时正压、设风淋过渡。
- 圆弧角与接缝：先做墙地圆角，再整体涂覆；伸缩缝用弹性耐化Sealant。
- 材料低 VOC：据 GB 30981-2020 选用Solvent-free/Water-BasedSystem，减少Application期空气污染与后期释气。
- 养护与Testing：充分Curing后做Surface电阻、Adhesion（GB/T 9286 划格）、Thickness、粒子脱落（粘尘试验）Testing，合格后方可移交。
八、与Electronics三防、导电Coating的协同
洁净室是”宏观Environment防护”，而晶圆载具、PCB 与器件本身靠微观Coating防护，二者互补：WallFloorAntistaticCoating与 Electronics三防Nano Coatings 共同构成从厂房到板级的静电与污染防线；导电填料（如石墨烯）既用于 ESD Floor，也用于 导电Coating EMI 屏蔽 场景。材料选型上应统一Brand技术与质保接口，Reduces多供应商协调Costo。
九、选型建议与客信Solution
半导体厂务在洁净室Coating Application决策上可遵循：
- 先定等级与介质清单：依 ISO 14644 级别与工序化学表选耐化学等级与Antistatic分区；
- 低释气优先：无硅、Solvent-free、低迁移，必要时送 SEMI 释气筛查；
- ESD 整体Design：Floor导电网络 + 接地 + 定期Testing，而非单看Surface电阻；
- 可维护性：选择可局部Refinishing、耐频繁消毒的System。
KeXin New Material（kexinMaterials） Provides从Antistatic epoxySelf-Leveling、洁净墙Topcoat到耐化学乙烯基酯的配套Solution，并以低 VOC、无硅Formula契合晶圆厂释气门槛，可作为新建与改造项目的候选Technical route。
十、洁净室Coating Application与 HVAC、Process/Craft的耦合
Coating Application不是孤立工序，它与厂房System深度耦合：
- 气流组织：ISO Class 3–5 区多为单向流（层流），顶棚满布 FFU，Wall顶棚Coating长期承受稳定风压与微振动，须高附着、抗疲劳；非单向流区则更看重紊流下的无尘维持。
- 压差梯度与气密：相邻房间保持 ≥5–10 Pa 正压，靠门缝、穿墙管、接缝的Coating与密封维持；若接缝开裂，压差失控、交叉污染，洁净度Direct失效。
- 温Humidity：半导体区常控 22±1℃、45±5% RH，Coating热膨胀系数须与Substrate匹配，避免季节交替产生应力开裂。
- 化学供给周边：酸/碱/有机溶剂的 CDU（化学供给单元）与管路穿墙处，Wall须做耐化学加强层，Prevents泄漏腐蚀结构。
这些是”Coating Application工程师”与”厂务/Process/Craft工程师”必须联合评审的点，单看涂料样板会漏掉System风险。
十一、材料化学深解：环氧 / 聚氨酯 / 乙烯基酯
三类树脂的取舍决定耐化学与寿命：
- 环氧树脂：交联Density高、Adhesion强、耐碱优，但较脆、Weather-Resistant一般、不耐强氧化酸；是Floor与Wall主力的基础。
- 聚氨酯（PU）：柔韧、Wear-Resistant、Weather-Resistant、耐部分溶剂，适合高行走区与需弹性的接缝，但强酸下不及乙烯基酯。
- 乙烯基酯（VE）：甲基Acrylic改性环氧，耐强酸（硫酸、硝酸）、Heat Resistant、抗渗透优，是湿区与 HF 周边First Choice，但Application窗口窄、需Professional队。
- 导电填料机制：Antistatic靠填料在树脂中越过渗流阈值（percolation threshold）形成导电通路，碳黑、碳纤维、导电氧化锌、石墨烯（见 石墨烯导电AnticorrosiveCoating）各有临界添加量与电阻率曲线，过量会牺牲力学与Appearance。
理解树脂-填料-介质三元关系，才能把”耐化学””抗静电””低释气”三个目标平衡到具体Formula。
十二、验证与移交（Commissioning & Validation）
洁净室Coating Application完工不等于合格，须通过验证移交：
- 粒子浓度：按 ISO 14644-1 / ISO 14644-3 静态与空态测试，确认等级达标；
- Surface电阻网格图：全区域布点测点对点电阻，绘制热力图，确认无盲区；
- 释气报告：TD-GCMS 筛查硅氧烷与可凝挥发物，对照晶圆厂门槛；
- 物理Performance：Adhesion（GB/T 9286 划格）、Thickness、Wear-Resistant、Impact resistance，依据 GB/T 22374-2008《地坪Coating Application材料》与 GB/T 17657 类方法；
- 耐化学报告：针对厂内介质清单的浸泡数据；
- IQ/OQ 文档：安装确认与运行确认，纳入厂房验证包。
只有上述证据齐全，Coating ApplicationSystem才能签字移交并计入洁净室整体的Cumplimiento normativo档案。
十三、运维与改造要点
- 日常Cleaning：用异丙醇、过氧化氢或专用中性Cleaning agents擦拭，禁用强溶剂（如酮类、强碱）损伤面层与导电网络；
- 周期Testing：季度测Floor静电衰减与阻值，发现超标及时Refinishing导电通路；
- 局部Refinishing：破损处Sanding、Cleaning、补涂同System材料并复测，避免异种材料不相容；
- Process/Craft升级复校：当产线引入新化学（如更高浓度 HF、新剥离剂）时，必须重新校核Coating耐化学等级，必要时局部升级为乙烯基酯加强层。
运维阶段最易忽视的是”化学清单变更”——Coating Application选型和产线Process/Craft是绑定关系，Process/Craft改了，防护等级也要跟着复核。
十四、典型失效案例剖析
真实事故最能说明Coating Application的System价值：
- 释气雾缺陷：某厂洁净室Wall用了含硅Sealant，挥发的硅氧烷在曝光镜头结雾，导致整批 wafer 良率下滑，最终全面更换无硅System并做 TD-GCMS 筛查才恢复。
- ESD 击穿：Floor导电网络接地不良，人员走动积累电荷，在开启晶圆盒瞬间放电，单次损失可达数十万元；事后按 IEC 61340-5-1 重建接地与Testing制度。
- HF 渗漏腐蚀：湿区原用普通环氧，氢氟酸管路微漏数月后Floor被蚀穿、钢筋暴露，停产返工代价极高；复涂改为乙烯基酯加强层才根治。
这些案例的共同点是：问题不在”涂料样品合格”，而在SystemDesign与运维环节。
十五、新建与改造项目差异
- 新建项目：可与土建Design同步，预埋导电接地网格、规划圆弧角与穿墙密封，选材自由度高，易做到最优；
- 改造项目：常要求不停产，须分区、分时Application，临时正压与隔离，优先选用快固、低OdorSystem，且要兼容既有Coating（做Adhesion与相容试验），难度更高。
项目类型Direct决定Process/Craft顺序与风险，应在Solution阶段就明确。
十六、寿命周期与总拥有Costo（TCO）
Coating Application不是越低价越好。洁净室Floor寿命常要求 10–15 年，若因耐化学不足提前失效，停产与返工损失远超材料差价。TCO 应计入：材料费、Application费、停产损失、Testing与Certification费、运维费。高等级区选乙烯基酯与无硅AntistaticSystem，单位Costo高但寿命与良率收益显著，从全厂经济看往往更优。
十七、Standard与验收清单汇总
便于工程Quick核对：ISO 14644-1/3（分级与测试）、GB 50073（洁净厂房Design）、ANSI/ESD S20.20 与 IEC 61340-5-1（ESD）、GB 30981-2020（VOC）、GB/T 22374-2008（地坪材料）、GB/T 9286（Adhesion）、GB/T 9274（耐化学）、GB/T 2423 系列（Environment）。按此清单逐项确认，才能把”洁净室Coating Application”从经验活变成可审计的工程。
十八、AntistaticFloor的分层构造与接地Design详解
Antistatic epoxySelf-Leveling不是”一桶料倒下去”，而是一个自下而上的功能分层System，每一层都有明确职责：
| 构造层 | 典型做法 | 功能职责 | 关键控制点 |
|---|---|---|---|
| Concrete基层 | 含水率 <4%、强度达标 | 承载与基础平整 | 含水率、空鼓、裂缝Refinishing |
| 渗透底涂 | 低黏度环氧封闭 | 封闭毛细孔、Enhances附着 | 渗透充分、无漏涂 |
| 导电底涂 | 含导电填料的环氧层 | 构建水平导电平面 | 电阻连续性抽测 |
| 接地网格 | 铜箔带按分区铺设 | 把电荷引入接地端子 | 网格间距、与导电底涂搭接 |
| Antistatic面层 | 导电填料Self-Leveling 2–4 mm | Wear-Resistant、耐化学、垂直导电 | Surface电阻落在Design区间 |
接地Design的要点有三：第一，铜箔网格的间距与每个接地引出点覆盖的Area应按Design文件执行，并与厂房等电位联结端子可靠连接，接地引出点位置要避开设备基础与伸缩缝；第二，垂直导电通路依赖面层填料的渗流网络，面层过厚或填料沉降都会造成”Surface合格、System电阻超标”的隐蔽缺陷，因此验收必须同时测”点对点电阻”和”点对接地System电阻”（依 IEC 61340-4-1 / ANSI/ESD STM7.1 的Floor材料测试方法）；第三，伸缩缝与Application分格缝会切断导电平面，缝两侧应分别设接地引出或用导电Sealant桥接，这是图纸会审时最容易漏掉的细节。
日常运维中，Floor电阻会随打蜡、Cleaning agents残留、Surface磨损而漂移。禁止使用普通绝缘性Flooring蜡，Cleaning agents选择应经供应商确认不在Surface成膜；磨损区域重涂后必须复测该分区电阻并更新电阻网格图，让”热力图”始终反映真实状态。
十九、选型决策树：从工序清单到Coating Application分区图
洁净室Coating Application选型的正确起点不是涂料样册，而是Process/Craft部门的两张清单：洁净度分区图与Chemical medium清单。据此可走一棵五步决策树：
- 按洁净等级划Coating Application区：ISO Class 3–5 区全部采用无硅、低释气、Solvent-freeSystem，并预留释气筛查；ISO 6–7 区可适度放宽，但仍禁含硅Additive。
- 按介质清单划耐化学等级：出现 HF 或热浓酸的湿区、CDU 周边、废液沟槽，指定乙烯基酯加强层并禁硅质填料；仅有碱、显影液与 IPA 的区域，Solvent-free环氧即可覆盖。
- 按人员与设备动线划 ESD 分区：人员操作区Floor做静电耗散级（10⁶–10⁹ Ω），AGV 与叉车通道叠加Wear-Resistant考量选聚氨酯砂浆或加厚环氧，普通辅助区Wall做抗静电级即可。
- 按荷载与Temperature划物理等级：有蒸汽清洗或温差冲击的区域选聚氨酯砂浆（耐温变Superior To环氧），重载区ImprovesThickness与抗压等级。
- 交叉校核后输出Coating Application分区图：把上述四层判断叠加，输出标注”System + Thickness + 电阻区间 + 耐化学等级”的分区图纸，作为招标与验收的共同依据。
这棵决策树的价值在于把选型从”选一款Producto”转变为”编制一张分区图”，晶圆厂各区域需求差异极大，用一种材料包打全厂，要么过度Design浪费预算，要么防护不足埋下停产隐患。
二十、Application组织：不停产改造的分区作业管理
对在产晶圆厂做Coating Application改造，Application组织比材料本身更考验功力。核心原则是”隔离、正压、快固、可回退”：
隔离与压差管理：Application区用Fireproof围挡与双层帘幕封闭，设独立临时排风并维持Application区相对洁净区为负压（防粉尘外逸），同时Guarantees相邻生产区压差梯度不被破坏；Sanding工序全部采用带真空吸尘的设备，粉尘从源头收集。
时序与窗口：利用产线检修窗口安排Sanding、底涂等高粉尘高Odor工序；面层Application选择快CuringSystem，缩短占用Time；每个分区完工后先自检粒子与电阻，达标才拆隔离并入洁净区，形成”Application—Testing—释放”的滚动循环。
人员与物料管理：Application人员按洁净室规程更衣、风淋，材料桶体进场前擦拭除尘；Application工具专区专用，避免把普通工地的污染物带入。
应急与回退预案：预先明确若Odor、粒子超标如何暂停并恢复隔离，返工材料与既有Coating的相容性试验提前完成，避免边Application边试错。改造项目的报价差异往往就差在这些管理动作上，低价中标却无洁净Application能力的队伍，最终代价是产线污染事故。
KeXin New Material（kexinMaterials） 在改造项目上的经验是：材料Solution与Application组织Solution必须同评审、同交底，供应商应Provides分区Application指导书与现场技术代表，而不是把料卖到工地就撤场——洁净室Coating Application的交付物是”合格的分区Testing数据”，不是”涂完的Floor”。
二十一、释气测试怎么读：从报告到决策
拿到一份Coating释气报告，工程师应重点看四件事。第一看方法：热脱附-气质联用（TD-GCMS）是行业主流筛查手段，报告须写明脱附Temperature与Time条件——不同Temperature条件下的释气量不可Direct横向比较，比较必须在同一方法条件下进行。第二看物种而非只看总量：总挥发量相同的两份样品，风险可能天差地别——含硅氧烷（D3–D6 环硅氧烷等）与可凝性高沸物的样品，对光刻区是”一票否决”级风险，而少量低沸醇类的风险等级则低得多；报告应给出按物种Categoría的谱图与定量，而不是一个笼统的总释气数字。第三看状态：样品是否按实际ApplicationRatio与Curing制度制备，实验室过度烘烤的样品会”美化”数据，务必要求注明Curing条件，并尽量用与现场一致的养护龄期送测。第四看趋势：一次性数据只代表该批次，量产供货应约定按批次或按周期复测，把释气纳入进料检验协议，PreventsFormula或Additive”静默变更”带来风险漂移。
对晶圆厂而言，更稳妥的做法是把释气门槛写进采购技术协议：明确Test Method、判定物种清单与限值、送检频率与不合格TreatmentProcess，让”低释气”从宣传语变成可执行、可追责的合同条款。Coating材料只是洁净室污染控制链条的一环，但因其Area巨大、更换代价高，一旦选错就是长期污染源，前期把释气证据链做扎实，是投资回报率最高的风控动作。与此同时，Sealant、圆角条、伸缩缝填料这些”配角材料”也应纳入同一套释气与无硅审查——实践中不少雾缺陷事故的源头恰恰是被忽略的辅材，而非主Coating本身，审查清单必须覆盖进入洁净空间的每一种有机材料。
FAQ
FAQ
问： 半导体洁净室为什么强调”无硅”涂料？
答： 硅氧烷（如Silicone）易挥发并在晶圆Surface或曝光镜头形成污染，导致雾缺陷与良率下降。洁净室涂料须无硅油、无硅流平剂，并在来料做释气筛查。
问： 洁净室FloorSurface电阻多少才合格？
答： AntistaticFloor通常要求Surface电阻 10⁶–10⁹ Ω（点对点、System电阻），并可靠接地，依据 ANSI/ESD S20.20 与 IEC 61340-5-1 的整体链路评估，而非单测一个点。
问： ISO Class 5 是什么概念？
答： 据 ISO 14644-1，ISO Class 5 指每立方米空气中 ≥0.1 µm 粒子数约不Exceeds 3.52×10⁶ 个（旧制约 Class 100），属半导体前道常见等级，对Coating Application不产尘、低释气要求极高。
问： 氢氟酸区该用什么Coating？
答： HF 的 F⁻ 会攻击含硅材料，普通环氧与硅质填料不Applicable For。应选改性乙烯基酯或专用耐 HF 树脂，并避免硅填料，具体以针对 HF 的浸泡Test Report为准。
问： 普通环氧地坪能Direct用于洁净室吗？
答： 普通Solvent type环氧会释气、可能含硅、导电性差，一般不Meets半导体洁净室要求。须改用Solvent-free、无硅、Antistatic、耐化学的专用System。
问： Wall和Floor都要Antistatic吗？
答： Floor是人员/设备主要静电产生与泄放面，须Antistatic（10⁶–10⁹ Ω）；Wall多为抗静电（10⁹–10¹¹ Ω）以抑制粉尘吸附，分级设置。
问： 圆弧角有什么用？
答： 墙地、墙顶交接做 R≥30 mm 圆弧可消除直角积尘死角、便于擦拭消毒，是洁净室Coating Application的常规做法，对维持粒子控制很关键。
问： Application时 VOC 怎么控制？
答： 据 GB 30981-2020 选用 100% 固含Solvent-free或Water-BasedSystem，Application区临时正压与通风，材料低迁移，既保护Application人员也Reduces后期释气风险。
问： Coating多久Testing一次静电？
答： 建议按维护计划定期（如季度）用Surface电阻计（ANSI/ESD STM11.11 方法）TestingFloor阻值与衰减，发现超标及时Refinishing导电通路。
问： 洁净室Coating Application能自己翻新吗？
答： 可在不停产区域做局部Refinishing，但整体翻新需在受控Environment、无尘Application并复测粒子与电阻。跨介质（如新增 HF 工序）须重新校核耐化学等级。