Halbleiterverkapselung und chip-level Schutzbeschichtung: Zuverlässige Schutzschicht von der Verkapselung bis zur Board-Ebene

Die Zuverlässigkeit von Halbleiterbauelementen hängt zu einem großen Teil vom Schutz der „letzten Mikrometers“ ab. Vom Wafer bis zur Verkapselung, von der Verkapselung bis zur Board-Ebene muss der Chip mit Feuchtigkeit, Ionenkontamination, thermischen Zyklen, mechanischen Stößen und Elektromigration umgehen. Die Halbleiterverkapselung und chip-level Schutzbeschichtungen sind wie eine „unsichtbare Rüstung“ für diese präzisen Strukturen: Sie bieten Spannungspufferung und Passivierung auf der Verkapselungsoberfläche, Drei-Schutz (feuchtigkeits-, salznebel- und schimmelfest) auf Board-Ebene sowie Wärmeleitung und Isolierung bei Leistungsbauelementen. Dieser Artikel erläutert das System, den Prozess, die Validierung und die Auswahl solcher hochzuverlässigen funktionalen Beschichtungen, um Ingenieuren für Elektronik und Materialien ein Gerüst zu bieten.

Kexin New Materials (Guangdong) Co., Ltd. verfügt über technische Reserven im Bereich funktionaler Schutzbeschichtungen. Seine hochzuverlässigen Lackschutz- und wärmeleitenden Isolationssysteme lassen sich auf Hilfsschutz von Halbleiterverkapselungen und Schutz von Leistungsmodulen ausweiten. Gestützt auf die kontinuierlichen Beschichtungs- und Aushärtungskapazitäten des Produktionsstandorts in Foshan kann Kexin New Materials Kunden im Bereich elektronische Verkapselung Unterstützung von der Materialauswahl bis zur Prozessvalidierung bieten.

I. Übersicht über Halbleiterverkapselung: Von der Wafer- zur System-Schutzebene

Halbleiterverkapselung ist die Technik, die elektrische Verbindung, mechanische Unterstützung, Umweltschutz und Wärmeabfuhr eines nackten Chips (die) in einem integriert. Die Verkapselungsformen entwickelten sich von traditionellem DIP, SOP, QFP zu BGA, CSP, Flip-Chip, SiP, Fan-out Wafer-Level Packaging (FOWLP) sowie dem in jüngerer Zeit aufkommenden Chiplet-Multi-Die-Integration. Ob es sich um den aus dem Wafer geschnittenen Nacktchip oder um den verkapsten Körper mit Drahtbonden oder Flip-Chip-Löten handelt – seine metallischen Verbindungen, niedrigdielektrischen Medien, Lötperlen und Bonddrähte sind langfristig der Arbeitsumgebung mit Feuchtigkeit, Salz, chemischen Dämpfen, Temperaturzyklen und mechanischen Vibrationen ausgesetzt. Die Aufgabe der Verkapselung ist es, „den Chip zu schützen“, und die Schutzbeschichtung ist die Erweiterung und Verstärkung der Schutzfähigkeit der Verkapselung. Auf Wafer-Ebene bieten Passivierungsschicht (passivation) und Polyimid/Polybenzoxazol-Umverdrahtungs-Schutzschicht die erste Verteidigungslinie; auf Verkapselungsebene bilden Mold Compound (EMC), Underfill-Kleber und Oberflächenlack die zweite Verteidigungslinie; auf Board-Ebene bildet der Conformal Coating (Drei-Schutz-Lack) die dritte Verteidigungslinie. Die drei wirken zusammen und bestimmen gemeinsam die Ausfallrate des Chips über eine Nutzungsdauer von zehn Jahren oder mehr. Das Verständnis der Verkapselungshierarchie ist die Voraussetzung, um die Positionierung der Schutzbeschichtung zu begreifen: Die Beschichtung ersetzt nicht die Verkapselung, sondern bietet zusätzliche funktionale Pufferung und Isolation über, in und unter der Verkapselung. Es ist erwähnenswert, dass sich die Verkapselungsform von Single-Chip zu System-in-Package (SiP) und Multi-Chiplet (Chiplet) entwickelt; die zunehmende Anzahl von Verbindungsebenen macht jede Grenzfläche zu einem potenziellen Eintrittspunkt für Feuchtigkeit und Spannung, weshalb die Abdeckungsbreite und Gleichmäßigkeit der Schutzbeschichtung immer wichtiger werden. Für Materialingenieure besteht die grundlegende Methode, Zuverlässigkeitsblindstellen zu vermeiden, darin, zunächst die Hierarchie-Topologie „Chip – Medium – Metall – Substrat – Board-Ebene“ zu zeichnen und dann schichtweise Beschichtungsfunktion und -kennwerte abzugleichen.

II. Warum Chips Schutzbeschichtungen benötigen: Fünf Ausfallmechanismen

Je kleiner und hochintegrierter der Chip, desto höher die Verbindungsdichte und Feldstärke pro Flächeneinheit, und desto empfindlicher reagiert er auf die Umgebung. Die Notwendigkeit von Schutzbeschichtungen wurzelt in fünf klaren Ausfallmechanismen. Die erste Klasse ist Feuchtigkeitseintritt und Metallkorrosion: Aluminiumpads und Kupferverbindungen unterliegen in feuchter Sauerstoffumgebung elektrochemischer Korrosion, was zu Unterbrechung oder Leckstrom führt. Die zweite Klasse ist Ionenmigration und leitfähige Filamente (CIIM): Unter der gemeinsamen Wirkung von elektrischem Feld und Feuchtigkeit wandern Metallionen entlang des Mediums und bilden dendritische Kurzschlüsse – einer der verborgensten und gefährlichsten Ausfälle. Die dritte Klasse ist thermische Zyklenbelastung und mechanische Rissbildung: Die Wärmeausdehnungskoeffizienten (CTE) von Verkapselungsmaterial, Chip und Substrat sind nicht abgeglichen, Temperaturzyklen erzeugen kumulierte Spannungen, und spröde Medienschichten oder Mold Compounds zeigen Risse. Die vierte Klasse ist der „Popcorn“-Effekt: Mold Compound nimmt Wasser auf und der Dampfdruck steigt beim Reflow-Löten bei hoher Temperatur abrupt, was zu Delamination innerhalb der Verkapselung führt. Die fünfte Klasse sind α-Teilchen und Soft Errors: durch Spuren radioaktiver Isotope im Verkapselungsmaterial oder externe Strahlung ausgelöste Single-Event-Upsets. Schutzbeschichtungen hemmen diese Mechanismen systematisch, indem sie Feuchtigkeit und Sauerstoff isolieren, die Oberfläche passivieren, Spannungen puffern und die Ionenbeweglichkeit verringern. Zudem katalysieren saure Gase (z. B. aus PCB-Platten verdunstende organische Säuren) die Korrosion; Beschichtungen mit geringer Ausgasung und geringem extrahierbarem Ionengehalt schwächen diesen Pfad. Es muss betont werden, dass diese fünf Mechanismen nicht isoliert auftreten: Feuchtigkeit ist oft der „Komplize“ von Korrosion und Ionenmigration zugleich, und Spannungsrisse öffnen wiederum Feuchtigkeitspfade und erzeugen positive Rückkopplung. Daher muss das Schutzdesign eine systemische gemeinsame Hemmung leisten, statt nur eine einzelne Lücke zu schließen. Gerade wegen der Komplexität der Mechanismen sind die Anforderungen an Halbleiter-Schutzbeschichtungen in Bezug auf Reinheit, Spannung, Dielektrikum, Haftung und Zuverlässigkeit weit höher als bei gewöhnlicher Industriebeschichtung.

III. Drei Wirkungsebenen der Schutzbeschichtung

Halbleiter-Schutzbeschichtungen lassen sich nach Wirkort in drei Ebenen unterteilen, deren Standards und Materialsysteme stark voneinander abweichen. Die Wafer-Level-Beschichtung (wafer-level) wird direkt auf den Nacktchip oder die Umverdrahtungsschicht aufgetragen und erfordert äußerst geringe Ionenreinheit, extrem niedrige Spannung und niedrige Dielektrizitätskonstante; häufig verwendet werden Polyimid (PI), Polybenzoxazol (PBO) oder Spin-on-Dielektrikum – dies ist die technisch anspruchsvollste Ebene. Die Package-Level-Beschichtung (package-level) wirkt auf der Oberfläche oder in Hohlräumen des fertig verkapsten Bauteils und übernimmt Spannungspufferung, Underfill, Feuchtigkeitsschutz und Passivierung; häufig verwendet werden Epoxid, Silikongel oder Underfill-Kleber, wobei durch selektives Beschichten auf der Oberseite der Verkapselung eine Schutzfolie gebildet werden kann. Der Board-Level Conformal Coating (board-level) wird auf Bauteile und Lötstellen der PCBA aufgetragen, um gegen Feuchtigkeit, Salz, Schimmel und chemische Korrosion zu schützen; häufig verwendet werden Acryl, Polyurethan, Silikon oder UV-härtende Systeme. Die drei Ebenen ersetzen einander nicht, sondern schichten den Schutz: Die Wafer-Ebene gewährleistet die langfristige Passivierung des Chip-Körpers, die Package-Ebene schließt die mechanische und feuchte Grenzfläche zwischen Chip und Substrat, die Board-Ebene sichert das Überleben der gesamten Komponente in der Endumgebung. Ingenieure sollten beim Zuverlässigkeitsdesign das Schutzbudget danach verteilen, „welche Ebene am schwächsten ist“, statt gleichmäßig Kraft aufzuwenden.

IV. Gesamtüberblick der Schutzbeschichtungssysteme: Fünf Haupttypen

Aus materialchemischer Sicht lassen sich halbleiterbezogene Schutzbeschichtungen in fünf Haupttypen einteilen, die jeweils an unterschiedliche Ebenen und Bedingungen angepasst sind. Die erste Klasse ist Epoxid (epoxy): starke Haftung, gute Feuchtigkeitsbeständigkeit, kontrollierbare Kosten, weit verbreitet für Passivierung nach Mold, Underfill und Board-Level-Drei-Schutz, aber relativ spröde und mittlere Temperaturbeständigkeit. Die zweite Klasse ist Polyimid (PI) und Polybenzoxazol (PBO): hohe Temperaturbeständigkeit (langfristig über 200 °C), niedrige Spannung, exzellente dielektrische Eigenschaften – die erste Wahl für Wafer-Level-Passivierung und Umverdrahtungsschutz, jedoch höhere Prozesstemperatur (oft über 300 °C Imidisierung). Die dritte Klasse ist Parylen (Parylene), das durch CVD (Chemical Vapor Deposition) eine nadelfreie, ultradünne, hochkonsistente Conformal Coating bildet, geeignet für gleichmäßigen Lackschutz hochzuverlässiger, komplexer 3D-Geometrien, aber hohe Geräteinvestition und höhere Kosten. Die vierte Klasse ist Silikongel/Silikonharz (silicone): flexibel, temperaturbeständig, niedrige Spannung, bevorzugt für Pufferung von Leistungsbauteilen und Sensorverkapselung, aber relativ schwache Feuchtigkeitsbarriere, oft in Kombination mit Sperrschicht. Die fünfte Klasse ist Lötstopplack (solder mask) und Conformal-Coating-Systeme (Acryl, Polyurethan), hauptsächlich für Board-Ebene. Die fünf Systeme haben jeweils Abwägungen bei Reinheit, Spannung, Wärmeleitung, Temperaturbeständigkeit und Reparierbarkeit; die Auswahl ist ein Abwägen zwischen diesen Dimensionen. Zur Erleichterung der Engineering-Auswahl zeigt die folgende Tabelle den Vergleich der Schlüsseleigenschaften der fünf Haupt-Schutzbeschichtungen:

Die obige Tabelle zeigt typische Bereiche; konkret gelten die Datenblätter der jeweiligen Typen; bei der tatsächlichen Auswahl wird oft ein mehrschichtiger Verbund verwendet, um Vor- und Nachteile auszugleichen. In der Praxis sind auch „Verbundsysteme“ üblich: Z. B. eine zusätzliche Parylen-Schicht über Wafer-Level-PI zur Barrierenverbesserung, oder eine Epoxid-Ummantelung über Silikongelpuffer zur Abriebfestigkeitssteigerung – mehrere Schichten nutzen jeweils Stärken, um Schwächen eines Einzelmaterials auszugleichen. Die differenzierende Wettbewerbsfähigkeit von Materiallieferanten liegt oft nicht darin, „ob sie eine bestimmte Harzklasse haben“, sondern ob sie ein mehrschichtiges System für eine konkrete Verkapselungsstruktur als massenfertigungsfähige, zertifizierbare Komplettlösung umsetzen können. Dies ist genau die Engineering-Fähigkeit, die Verkapselungswerke bei der Einführung neuer Beschichtungen am meisten schätzen.

V. Epoxidbasierte Verkapselungs-Schutzbeschichtungen

Epoxidharz ist eines der ausgereiftesten Schutzmaterialien in der Halbleiterverkapselung. Seine Moleküle enthalten Epoxidgruppen, die mit Härter (amin- oder säureanhydridbasiert) zu einem dreidimensionalen Netzwerk vernetzen, mit extrem starker Haftung auf Metall, Silizium und Glasfaser-Substrat, relativ kontrollierter Wasseraufnahme, guten dielektrischen Eigenschaften und wettbewerbsfähigem Preis. Auf Package-Ebene wird Epoxid für äußere Nachbeschichtung von Mold Compound, Passivierung von Leadframes und Underfill-Kleber (underfill) verwendet; auf Board-Ebene bietet Epoxid-Drei-Schutz-Lack eine zähe, chemikalienbeständige Feuchtigkeitsschutzschicht. Der Nachteil von Epoxidharz ist die relativ hohe Aushärte-Schwindung und Sprödigkeit, was bei großen Temperaturzyklen zu inneren Spannungen führt, die Grenzflächenrisse oder Fehlanpassung mit niedrig-CTE-Materialien verursachen. Daher wird engineeringseitig durch Zähmachung (Einführung flexibler Segmente, Kern-Schale-Gummipartikel), Modulabsenkung und Regelung der Aushärtekinetik die Spannung unterdrückt. Die Ionenreinheit von Epoxid hängt von Rohstoffen und Prozesssauberkeit ab; Halbleiter-Epoxid muss bewegliche Ionen wie Na+, Cl-, K+ streng auf ppm- oder ppb-Niveau kontrollieren. Kexin New Materials verfügt über Rezeptur- und Prozesserfahrung bei epoxidbasierten hochzuverlässigen Lackschutzsystemen; sein niedrigspannendes Epoxidsystem kann für Oberflächenschutz von Leistungsmodulen und Feuchtigkeitsschutz auf Board-Ebene eingesetzt werden. Konkrete Maßnahmen zur Epoxidzähmachung umfassen die Einführung von Kern-Schale-Gummi (CSR)-Partikeln zur Absorption von Rissenergie, Pfropfung flexibler Polyether-Segmente zur Modulabsenkung sowie den Einsatz alicyclischer Epoxide zur Verbesserung von UV- und Vergilbungsbeständigkeit; diese Modifikationen erfordern ein feines Gleichgewicht zwischen Zähmachung einerseits und Wärmebeständigkeit und Haftung andererseits, sonst sinken Tg oder Wasseraufnahme. In der Praxis wird oft nach dem „Glasübergangstemperatur – Bruchdehnung – Wasseraufnahme“-Dreieck selektiert und dann im obigen Zuverlässigkeitstest geschlossen validiert.

VI. Polyimid (PI)-Beschichtungsmaterialien und Chemie

Polyimid ist das „Goldstandard“-Material für Wafer-Level-Schutz. Seine Synthese beginnt mit der Polymerisation von Dianhydrid und Diamin zu Polyamidsäure (PAA), gefolgt von Hochtemperatur-Imidisierung mit Wasserentzug und Ringschluss zu einer starren aromatischen Heterocyclen-Hauptkette, die ihm hervorragende thermische Stabilität (Tg oft über 300 °C), niedrige Dielektrizitätskonstante (ca. 3,0–3,5), niedrige dielektrische Verluste und geringe Feuchteaufnahme verleiht. In der Wafer-Level-Verkapselung dient PI als Zwischenschichtdielektrikum und Oberflächenpassivierung der Umverdrahtung (RDL) und hält mehrere Lithografie-, Galvanik- und Reflow-Prozesse ohne Ausfall aus. Der PI-Beschichtungsprozess umfasst typischerweise Spin-Coating zur Filmbildung, Weichbakken zur Lösungsmittelentfernung, Hochtemperatur-Imidisierung (250–350 °C) und anschließendes fotolithografisches Öffnen von Fenstern. Die niedrige Spannung von PI rührt von den flexiblen Etherbindungen und der moderaten Vernetzung seiner Molekülkette, die bei Temperaturzyklen die CTE-Fehlanpassung von Chip und Metallschicht puffert. Nachteile sind hohe Prozesstemperatur, strenge Anforderungen an Ausrüstung und Sauberkeit sowie die präzise Kontrolle der Schwindung während der Imidisierung, um Risse zu vermeiden. Halbleiter-PI muss zudem extrem niedrige Ionenrückstände und geringe Ausgasung (outgassing) aufweisen, um empfindliche Bauteile nicht zu kontaminieren.

VII. Polybenzoxazol (PBO)-Beschichtung

Polybenzoxazol (PBO) ist ein Schutzmedium, das nach PI im advanced Packaging schnell verbreitet ist. Im Vergleich zu PI weist PBO eine niedrigere Dielektrizitätskonstante (bis unter 2,9), geringere Wasseraufnahme (besser als PI), höhere thermische Stabilität und bessere Planarisierungsfähigkeit auf, zudem etwas niedrigere Cyclisierungs- (hier Entwässerungs-)Temperatur und ein breiteres Prozessfenster. In Fan-out Wafer-Level Packaging und 2,5D/3D-Integration wird PBO häufig für Passivierung und Spannungspufferung der RDL eingesetzt, besonders geeignet für ultrafeine Leitungsbreiten und mehrlagige Umverdrahtung. Die niedrigdielektrischen und niedrigverlustbehafteten Eigenschaften von PBO sind für hochfrequente, schnelle Signale (z. B. 5G-, AI-Chip-SerDes-Kanäle) entscheidend, da sie Übersprechen und Latenz reduzieren. Seine geringe Wasseraufnahme verstärkt zudem Feuchtigkeitsschutz und Widerstand gegen Ionenmigration. Auch PBO-Beschichtung stützt sich auf Spin-Coating und Hochtemperaturcyclisierung, mit extrem hohen Anforderungen an Schichtdickengleichmäßigkeit, Porendichte und Grenzflächenadhäsion. Hochwertige PBO-Materialien sind derzeit noch überwiegend ausländisch, aber inländische Materialunternehmen holen auf; auch Kexin New Materials tätigt technologische Layouts im Bereich funktionaler Polymer-Dielektrika.

VIII. Parylen (Parylene) CVD-Beschichtung

Parylen ist eine durch Vakuum-CVD (Chemical Vapor Deposition) gebildete Conformal Coating. Das Monomer bricht im Pyrolyseofen zu aktiven Dimeren auf und polymerisiert dann auf der Raumtemperatur-Substratoberfläche, wobei ein gleichmäßiger (bis zu mehrere hundert Nanometer bis Dutzende Mikrometer), vollständig nadelfreier, komplexe 3D-Geometrien konform abdeckender kontinuierlicher Film entsteht. Die Typen Parylene C, N, HT bieten jeweils unterschiedliche Temperatur-, Dielektrik- und Barriereeigenschaften. Der größte Vorteil ist Gleichmäßigkeit und Konformität – Spalten, blinde Löcher und feine Pinabstände, die mit herkömmlicher Flüssigbeschichtung schwer abzudecken sind, werden durch CVD vollständig umschlossen, und die Schichtdicke wird durch Depositionszeit präzise gesteuert. In Raumfahrt, Medizin und hochzuverlässiger Militärelektronik wird Parylen für Bauteile mit extrem strengen Anforderungen an Feuchtigkeits-, Salznebel- und Isolationsschutz verwendet. Nachteile sind teure Geräte, langsame Depositionsrate, begrenzte Kapazität und Kosten, sowie bei dünnen Schichten begrenzte Wärmeleitung und mechanischer Abrieb. In der Praxis wird Parylen oft mit anderen Beschichtungen (z. B. Epoxid-Underfill) kombiniert, um jeweilige Vorteile zu nutzen. Für massengefertigte Halbleiterbauteile eignet sich Parylen eher für hochwertige, kleinserige Hochzuverlässigkeitsszenarien. Der Parylene-HT-Typ ist aromatisch modifiziert und die Temperaturbeständigkeit steigt auf über 350 °C, geeignet für Leistungs- und Automobilumgebungen; neben den Kosten sind seine Nachteile begrenzte mechanische Abriebfestigkeit und Stoßfestigkeit bei extrem dünnen Schichten (oft < 50 μm) sowie die durch Ladungsdichte im Depositionsreaktor beeinflusste Kapazität. Um Konformität und Kapazität auszugleichen, existiert industriell ein Hybridprozess „Parylen + lokale Epoxidverstärkung“: zuerst CVD-Gesamtkonform-Barriere, dann punktuelle Epoxidverdickung an abriebsgefährdeten Stellen. Dieser Modus erhöht zwar den Arbeitsgang, bietet aber an kritischen Bauteilen bei minimalem Gewichtszuwachs höchste Zuverlässigkeit und ist typisch für Luft- und Raumfahrt sowie implantierbare Medizin-Elektronik.

IX. Silikongel- und Silikonharz-Flexibel-Lackschutz

Siliziumbasierte Schutzmaterialien haben Polysiloxan als Hauptkette, mit flexiblen Segmenten, niedriger Glasübergangstemperatur, weitem Temperaturbereich (-50 °C bis über 200 °C) und extrem geringer innerer Spannung – ideal für Pufferung von Leistungsbauteilen, Sensoren und flexibler Elektronikverkapselung. Silikongel-Lackschutz absorbiert wirksam thermische Zyklen- und mechanische Stoßspannungen und verhindert Risse spröder Grenzflächen; seine exzellente elektrische Isolierung und Witterungsbeständigkeit eignen sich auch für Outdoor- und Automobilelektronik. Aber die Feuchtigkeitsbarriere von reinem Silikongel ist schwächer als bei Epoxid und PI, die Wasserdampfdurchlässigkeitsrate (WVTR) ist erhöht, daher wird es oft mit dichten Sperrschichten (wie PI, Parylen oder Keramikfüllstoff) kombiniert. Silikonharz (silicone resin) erhöht durch teilweise Vernetzung Härte und Haftung und verbindet Flexibilität mit Abriebfestigkeit. In Leistungsmodulen wird Silikongel häufig für Spannungspuffer-Gel (gel) auf Chip-Oberseite und Verguss (potting) des Gehäuses genutzt, um Volumenänderungen durch SiC-Bauteil-Hochtemperaturzyklen aufzunehmen. Zu beachten: Silikonölwanderung (silicone bleeding) kann Bondbereiche kontaminieren; Halbleiter-Silikongel muss geringe Flüchtigkeit und geringe Ausgasung strikt kontrollieren.

X. Acryl- und Polyurethan-Drei-Schutz-Lack

Board-Level Conformal Coating ist die am weitesten verbreitete Kategorie der Schutzbeschichtungen. Acryl-Drei-Schutz-Lack basiert auf Acrylat-Harz, schnelltrocknend, einkomponentig, lösemittellöslich, leicht reparierbar (abziehbar und neu beschichtbar), die Hauptwahl für Consumer-Elektronik und allgemeine PCBA, mit ausgewogenem Feuchtigkeits-, Salznebel- und Schimmelschutz, aber begrenzter Temperatur- und Chemikalienbeständigkeit (Dauerbetriebstemperatur meist unter 125 °C). Polyurethan-Drei-Schutz-Lack basiert auf Polyurethan-Harz, abriebfester, wetter- und chemikalienbeständiger, die erste Wahl für Outdoor-, Industrie- und Auto-Board-Ebene, aber einige Sorten schwerer reparierbar und feuchteempfindlich. Beide können durch Sprühen, Tauchen, Pinseln oder selektives Ventilsprühen aufgetragen werden, Schichtdicke meist 25–75 Mikrometer. In der Halbleiter-Board-Bestückung (z. B. Sensor module, Leistungstreiberplatten) ist der Drei-Schutz-Lack die letzte wirtschaftliche und effektive Schutzbarriere. Bei der Auswahl sind Reparierbarkeit, Temperaturbeständigkeit, Chemikalienbeständigkeit und Kosten abzuwägen, zudem ist die Ionenreinheit zu beachten, um Korrosionsrisiken an empfindlichen Lötstellen zu vermeiden.

XI. Synergie von Lötstopplack (Solder Mask) und Verkapselung

Lötstopplack (solder mask) ist eine permanente flüssige lichtempfindliche Beschichtung auf PCB-Oberfläche, die nach Aushärtung eine grüne oder schwarze isolierende Schutzschicht bildet, Lötpad-Fenster definiert, Brückenbildung verhindert und Kupferfolie direkt vor Umgebungseinflüssen isoliert. Im Board-Level-Schutzsystem ist der Lötstopplack die erste und massivste Barriere; der Drei-Schutz-Lack dient als zusätzlicher flexibler Lackschutz, der die unzureichende Abdeckung feiner Spalten und Bauteilkörper durch den Lötstopplack ausgleicht. Innerhalb der Verkapselung spiegelt sich ein ähnlicher Ansatz in der Arbeitsteilung von Mold Compound und Oberflächenbeschichtung: EMC bietet Hauptmechanik und Feuchtigkeitsschutz, Oberflächenlackschutz weiter Passivierung und Pufferung. Beachte: Wasseraufnahme, Ionenrückstände und CTE des Lötstopplacks beeinflussen direkt die Board-Level-Zuverlässigkeit, besonders bei bleifreiem Reflow und automobilen Temperaturzyklen; daher verwenden High-End-PCB Lötstopp-Tinten mit niedrigem CTE und geringer Wasseraufnahme. Die Synergie von Lötstopplack und Drei-Schutz-Lack in das Gesamtschutzdesign einzubeziehen, ist der Schlüssel zur Verlängerung der Board-Lebensdauer.

XII. Niedrigdielektrische Materialien und Hochfrequenz-Signalintegrität

Mit der Verbreitung von 5G, KI-Beschleunigern und schnellen SerDes wird die Niedrig-dielektrische (low-k)-Eigenschaft von Verkapselungs- und Board-Medien direkt für die Signalintegrität entscheidend. Zu hohe Dielektrizitätskonstante (Dk) und Verlustfaktor (Df) verursachen Signalverzögerung, Übersprechen und Einfügungsdämpfung. Auf Wafer-Ebene sind PI/PBO wegen niedrigem Dk (ca. 2,9–3,5) die bevorzugte RDL-Dielektrika; auf Board-Ebene nutzen Hochfrequenz-PCB modifiziertes Epoxid (z. B. Kohlenwasserstoffharz, PTFE-Verbund) zur Dk-Senkung. Wenn eine Schutzbeschichtung als zusätzliches Medium auf RDL oder Bauteiloberfläche dient, darf sie den äquivalenten Dk/Df nicht signifikant anheben, sonst verschlechtert sie die Kanalperformance. Fortschrittliche Niedrig-dk-Beschichtungen senken die Polarisation durch Einführung fluorierter Gruppen, poröser Strukturen oder Aromaten-Regulierung, während ausreichende Haftung und Feuchtigkeitsschutz erhalten bleiben. In Millimeterwellen- und Optikmodul-Verkapselung geht Niedrig-dk-Lackschutz sogar in das Impedanzanpassungsdesign ein. Daher ist Signalintegrität zu einer nicht zu vernachlässigenden Dimension bei der Auswahl von Halbleiter-Schutzbeschichtungen geworden, ebenso wichtig wie Feuchtigkeitsschutz und Spannung. Auch die Kontrolle des Verlustfaktors (Df) ist entscheidend: hoher Df wandelt sich in Hochgeschwindigkeitskanälen in Wärme und Jitter um, besonders relevant für 112G/224G SerDes und Phased-Array-RF-Frontends. Niedrig-Df-Harze stützen sich meist auf niedrigpolare Hauptketten (fluorhaltig, Polyolefin oder spezielle Aromaten), aber solche Strukturen haben oft schwache Haftung und schlechte Chemikalienbeständigkeit, was durch Grenzflächenbehandlung und Vernetzungsnetz ausgeglichen werden muss. Für Materialunternehmen ist eine Beschichtung, die „Dk/Df-Frequenzkurven“ statt nur Einpunkt-Nennwerte liefert, leichter im Design-Review für Hochgeschwindigkeitsverkapselung akzeptiert.

XIII. Materialreinheit und Kontrolle der Ionenkontamination

Reinheit ist das Fundament, das Halbleiter-Schutzbeschichtungen von gewöhnlichen Beschichtungen unterscheidet. Selbst ppm- oder ppb-level Na+, Cl-, K+, Br- und andere bewegliche Ionen reichen unter Bias und Feuchtigkeit aus, um Metallionenmigration (electromigration / CIIM) auszulösen und innerhalb von Stunden bis Tausenden Stunden leitfähige Dendriten zu bilden, die Kurzschluss verursachen. Daher müssen Rohstoffe, Lösungsmittel, Füllstoffe und der gesamte Prozess der Halbleiterbeschichtung in sauberer Umgebung erfolgen, und der extrahierbare Ionengehalt wird mittels internem Standard-ICP-MS oder Ionenchromatographie (IC) bestimmt. Die Synthesewege von Epoxid, PI und Silikongel müssen jeweils Rückstände von Halogenkatalysatoren, Metallverunreinigungen und Hydrolyse-Nebenprodukte eliminieren. Auf Produktionslinie können Schweiß des Personals, Spülwasser und Ofenatmosphäre Kontaminationsquellen sein; es erfordert Reinigung mit Reinstwasser, saubere Öfen und klimatisierte Linien mit kontrollierter Feuchte. Material, dessen Ionenreinheit die Spezifikation (z. B. Na+ + Cl- zusammen unter ppb-Ziel) nicht erreicht, darf niemals für Chip-Level-Lackschutz verwendet werden. Kexin New Materials hat einen Prüfprozess von Rohstoff bis Fertigprodukt zur Ionenreinheitskontrolle bei funktionalen Beschichtungen etabliert, um die Anforderungsschwelle hochzuverlässiger Elektronik zu erfüllen. Neben der Endmaterialprüfung entscheidet auch die Vorfeldkontrolle über Erfolg oder Misserfolg: Rohstoffeingang muss mit IC oder ICP-MS voll auf extrahierbare Ionen geprüft werden; Lösungsmittel müssen elektronischem Grad entsprechen und geschlossen transportiert werden; Produktionswasser muss 18,2 MΩ·cm Reinstwasser sein; Öfen und Beschichtungskammern regelmäßig mit fusselfreiem Tuch und Isopropanol reinigen und Leer-Rückstandsvalidierung durchführen. Verkapselungswerke führen bei Incoming Quality Control (IQC) ebenfalls Ionen- und Flüchtigkeits-Nachtest durch, bilden eine „Lieferant–Verkapselungswerk“-Doppelkontrolle; Kontamination an einem Ende kann die gesamte Charge unbrauchbar machen.

XIV. Spannungspufferung und Niedrigspannungs-Design

15. Integrierte wärmeleitende und isolierende Beschichtung (Leistungsbauelemente)

IGBT, SiC, GaN und andere Leistungsbauelemente erzeugen während des Betriebs große Wärmemengen; steigt die Sperrschichttemperatur, sinkt die Lebensdauer exponentiell; gleichzeitig muss bei hoher Spannung isoliert werden, um Durchschlag zu verhindern. Traditionelle Lösungen verwenden Keramiksubstrate (AMB, DBC) für Wärmeleitung und Isolation und verbinden diese über Grenzflächenmaterialien, jedoch ist der Grenzflächenwärmewiderstand groß. Die wärmeleitende Isolierbeschichtung kombiniert isolierendes Harz (Epoxid, PI, Silikongummi) mit hochwärmeleitenden Füllstoffen (Boronitrid BN, Aluminiumnitrid AlN, Aluminiumoxid Al₂O₃, Zinkoxid) zu einer dünnen Schicht, die sowohl isoliert als auch Wärme leitet, und wird direkt auf die Oberseite des Chips (top-side) oder die Innenseite des Modulgehäuses aufgetragen, wodurch mehrere Grenzflächen entfallen. Die technische Schwierigkeit liegt im Gleichgewicht: Je mehr Füllstoff und je orientierter (z. B. planare Anordnung von flächigem BN), desto besser die Wärmeleitung, aber Volumenwiderstand und Flexibilität sinken, die Viskosität steigt und erschwert die Beschichtung. In der Praxis nähert man sich durch oberflächenmodifizierte Füllstoffe, Aufbau von Wärmeleitpfaden (percolation) und Kontrolle der Füllstoffmorphologie-Orientierung dem Dreiecks-Optimum von ”hohe Wärmeleitung + hohe Isolation + niedrige Spannung”. Die Rezeptur-Erfahrung von Kexin New Materials bei wärmeleitenden Isolierbeschichtungen kann genau dem Oberseitenschutz von Leistungsmodulen und der isolierend-wärmeleitenden Beschichtung der Gehäuseinnenseite dienen. Der Orientierungsmechanismus von flächigem Boronitrid (BN) ist besonders entscheidend: Unter Scherbeschichtung oder äußerem Feld (z. B. Ultraschall, elektrisches Feld) ordnen sich BN-Plättchen parallel zur Ebene an und bilden anisotrope Kanäle mit ”hoher In-plane-Wärmeleitung, isolierend in Dickenrichtung”, was die effektive Wärmeleitung erhöht und gleichzeitig den Volumenwiderstand in Vertikalrichtung aufrechterhält. Zugleich senkt eine Modifikation der Füllstoffoberfläche mit Silan-Kopplungsmittel den Grenzflächenwärmewiderstand, hemmt Agglomeration, senkt den Perkolationsschwellenwert und reduziert den Füllstoffeinsatz, wodurch die Flexibilität und Haftung des Harzes erhalten bleiben. Die Rezeptur der wärmeleitenden Isolierbeschichtung ist im Wesen eine Multi-Ziel-Optimierung von ”Füllstoff – Grenzfläche – Harz”.

16. Wafer-Level Coating (Wafer-Level Beschichtung) Prozess

Die Wafer-Level-Beschichtung trägt gleichmäßig PI/PBO/Spin-on-Dielektrikum auf den gesamten Wafer (200 mm oder 300 mm) auf und bildet durch Softbake, Belichtung, Entwicklung und Aushärtung eine strukturierte Schutzschicht. Der Kernprozess ist das Spin-Coating: Flüssiges Harz wird auf den schnell rotierenden Wafer getropft, Zentrifugalkraft breitet es zu einem gleichmäßigen Film von submikrometer bis mehrere Mikrometer aus; die Schichtdicke wird durch Viskosität und Drehzahl geregelt; danach wird in einem Ofen stufenweise aufgeheizt, um das Lösungsmittel zu entfernen (soft bake), gefolgt von Hochtemperatur-Imidisierung oder Cyclisierung. Die Gleichmäßigkeit des Spin-Coatings (Schichtdickenabweichung oft gefordert < ±5%) bestimmt direkt die Qualität von nachfolgender Lithographie und Galvanik und stellt extrem hohe Anforderungen an Geräteschwingung, Umgebungsreinheit und Temperaturregelung. Einige Szenarien verwenden Slot-Die-Beschichtung oder CVD, um größere Flächen und dickere Filme abzudecken. Die Wafer-Level-Beschichtung muss zudem Partikel, Pinholes und Randeffekte (edge bead) kontrollieren. Mit dem Aufkommen von FOWLP und Fan-out-Packaging erweitert sich die Wafer-Level-Beschichtung von reiner Passivierung zu RDL-Dielektrikum, Spannungspufferung und Redistribution-Integration und ist einer der Kernprozesse des Advanced Packaging.

17. Panel-Level Packaging (PLP) Beschichtung

Panel-Level Packaging (PLP) überträgt den Wafer-Level-Prozess vom runden Wafer auf rechteckige Panels (z. B. 510×515 mm oder größer), um durch höhere Flächennutzung die Stückkosten zu senken – ein Schlüsselweg zur Kostenreduktion bei Fan-out-Packaging. Die Panel-Level-Beschichtung sieht sich komplexeren Herausforderungen als die Wafer-Ebene: stärkeres Panel-Warpage, schwerer kontrollierbare Maßgleichmäßigkeit, unterschiedliches Rheologie-Verhalten des Materials an Ecken und Rändern. Die Beschichtungsweise wechselt vom Spin-Coating zu Slot-Die, Spray oder Walzenbeschichtung und erfordert auf großer Fläche gleichmäßige Schichtdicke, blasenfrei und ohne Orangenhaut. Panel-Level hat ein breiteres Prozessfenster für Schutzbeschichtungen und reagiert sensibler auf Warpage-Kompensation, oft benötigt es niedrigmodulige, niedrigschrumpfende Materialien zur Unterdrückung der Panelbiegung. Die Verbreitung von PLP treibt die Evolution von Schutzbeschichtungen von ”Wafer-Anpassung” zu ”Panel-Anpassung”, was neue Fragestellungen zu Materialrheologie, Aushärtungsschrumpfung und Haftung aufwirft. Dies ist eine potenzielle Marktchance für Unternehmen mit kontinuierlicher Beschichtungs- und Rezepturentwicklungsfähigkeit (wie die Fertigungslinie von Kexin New Materials in Foshan).

18. Dispensen, Punktbeschichten und Underfill (Dam-Fill / Underfill)

Im Inneren des Gehäuses und auf Board-Ebene werden flüssige Schutzmaterialien oft durch Präzisionsdispensen aufgebracht. Underfill wird nach Flip-Chip-Aufbau verwendet, um Epoxidharz kapillar in die wenige Dutzend Mikrometer schmalen Spalten zwischen Chip und Substrat fließen zu lassen, wodurch die Lotball-Spannung von konzentriert auf verteilt übergeht und die Thermozyklen-Lebensdauer stark steigt; Capillary Underfill (CUF) selbstnivelliert durch Kapillarwirkung, Molded Underfill (MUF) wird beim Pressen gleichzeitig eingefüllt. Dam-Fill (Damm-Füllung) wird auf Wafer- oder Board-Ebene für Hohlräume genutzt: Zuerst wird eine Dam-Kolloidlinie (dam) punktiert, um den Bereich zu definieren, dann wird flüssiges oder pastöses Medium eingefüllt (fill); nach Aushärtung entsteht ein Schutzraum mit kontrollierter Dicke, häufig bei MEMS, Sensoren und Leistungsbauelementen. Die Dispense-Genauigkeit (Nadel, Druck, Bahn, Ausgabemenge) bestimmt direkt Füllvollständigkeit und Void-Rate und ist Kern der Ausbeute. Materialseitig müssen Viskosität, Thixotropie, Aushärtungsgeschwindigkeit und CTE an den Prozess angepasst werden. Dispensen und Underfill sind Brückentechnologien, die ”Beschichtung” und ”Verpackungsstruktur” verbinden.

19. Prozessparameter: Dicke (µm) und Aushärtungstemperatur

Die Eigenschaften der Schutzbeschichtung werden präzise durch Schichtdicke und Aushärtungskurve definiert. Wafer-Level PI/PBO-Dielektrikum-Schichtdicken liegen meist bei 2–15 Mikrometer; zu dünn erhöht Pinhole-Risiko, zu dick steigen Spannung und Kosten; Verpackungs-Level-Beschichtung und Board-Level-Schutzlack-Schichtdicken liegen meist im Bereich 25–100 Mikrometer, Wärmeleitschichten von Leistungsbauelementen können mehrere Hundert Mikrometer erreichen. Schichtdickenabweichungen müssen streng kontrolliert werden (meist innerhalb ±10%), sonst werden ungleichmäßige Stellen zu Schwachpunkten für Spannung und Leckstrom. Die Aushärtungstemperatur bestimmt Vernetzungsdichte und Endeigenschaften: Epoxid-Wärmehärtung oft bei 120–180 °C, PI-Imidisierung benötigt 250–350 °C, Silikongummi-Additionshärtung etwa 150–200 °C, UV-Schutzlack härtet bei Raumtemperatur photochemisch mit thermischer Nachhärtung. Aufheizrate, Haltezeit und Abkühlkurve beeinflussen Restspannung und Blasen; unsachgemäße Schnellhärtung schließt Lösungsmittel ein und bildet Voids. Die Festlegung von Prozessparametern muss mit Material-Tg, CTE, Glasübergang und Outgassing-Daten kombiniert, durch DOE (Design of Experiments) optimiert und über Zuverlässigkeitsverifikation geschlossen werden. Am Beispiel Underfill muss die Aushärtungskurve sowohl ”ausreichende Kapillarfließzeit zum Füllen schmaler Spalten” als auch ”kein vorzeitiges Einfrieren vor dem Gelpunkt” berücksichtigen, daher oft zweistufig: Niedrigtemperatur-Vorhärtung hält Fließfähigkeit, dann Aufheizen zur vollen Vernetzung; die Schichtdicke wird durch Dispense-Menge und Spalthöhe bestimmt, typisch 30–80 μm. Bei Wafer-Level PI führt zu starkes Imidisierungs-Aufheizen zu Blasen, zu langsam mindert Kapazität, man muss zwischen TGA-Outgassing-Peak und Linientakt balancieren. Jede Parameteränderung muss Change Control (ECN) auslösen und neu sampling für HAST/Haftungsverifikation, um stabiles Prozessfenster sicherzustellen.

20. Beschichtungsgeräte: Sprühen, selektive Beschichtung und Jet-Dispensen

Die massenhafte Aufbringung von Board-Level-Schutzlack stützt sich auf automatische Beschichtungsgeräte. Selektive Beschichtung (selective coating) beschichtet über Präzisionsventil-Spray oder Jet-Punktstrahl nur die zu schützenden Bereiche nach vorgegebenem Muster, meidet Stecker, Goldfinger, Durchkontaktierungen und Testpunkte – hohe Präzision, materialsparend, keine Lochverstopfung, Mainstream für High-End PCBA-Massenfertigung. Geräte bestehen aus Bewegungsplattform (X/Y/Z-Achsen oder Portal), Fluidventil (Nadelventil, Membranventil, Schneckenventil), visueller Positionierung und Härteofen, integrierbar mit UV-, Heißluft- oder IR-Härtung. Sprühen (spray) eignet sich für großflächige dünne Schichten, aber Gleichmäßigkeit schlechter als Ventilstrahl; Tauchen (dip) für Kleinteile, aber verschwenderisch und schwer abzudecken; Pinsel nur für Reparatur. Jet-Dispensen nutzt piezoelektrischen oder pneumatischen Strahl für kontaktloses, hochfrequentes Dosieren, geeignet für enge Elementabstände. Geräteauswahl muss mit Beschichtungsviskosität, Schichtdickenziel und Linientakt (UPH) match und mit AOI (Automatische Optische Inspektion) gekoppelt sein, um lückenlose Abdeckung zu sichern.

21. Gasphasendeposition und Zentrifugalbeschichtungs-Spezialgeräte

Wafer-Level und hochzuverlässige Beschichtung stützen sich auf Spezialgeräte. Der Spin-Coater nutzt Vakuum-Waferhalterung und programmierbare Drehzahlkurven für submikrometer-gleichmäßige Filme, oft mit Hotplate für Softbake integriert; Reinheit muss Class 100 oder höher erreichen, mit Partikelüberwachung. Das Parylen-Depositionssystem besteht aus Verdampfer, Pyrolyseofen (ca. 650–700 °C) und Depositionskammer, Vakuum-Gasphasenfilmbildung, hohe Investitions- und Wartungskosten, aber unübertroffene Filmgüte. Die Slot-Die-Beschichtungsmaschine dient Panel-Level und dicken Filmen, regelt Schichtdicke über Präzisionsdosierpumpe und Düsenkopfspalt. Gemeinsame Herausforderungen dieser Geräte sind Partikelkontrolle, Gleichmäßigkeit und Durchsatz; Halbleiter-Level-Beschichtung muss in ISO 3–5 Mikroumgebung laufen, mit Online-Schichtdicke (Ellipsometer), Partikelzählung und Defekterkennung. Investition und Prozess-Know-how bilden gemeinsam die Branchenbarriere und sind auch Ansatzpunkt für inländische Unternehmen, um Materialunterstützung für Advanced Packaging zu erschließen.

22. Qualitätskontrolle (QC) Überblick: Dicke, Haftung, Leckage und HAST

Die QC der Halbleiter-Schutzbeschichtung ist ein mehrdimensionales, hochempfindliches Prüfsystem. Dickenmessung mit Profilometer, Ellipsometer oder XRF zur Schnellprüfung; Haftung mit Bandmethode, Gittritzmethode, Pull-off und Schertest zur Bewertung der Grenzflächenfestigkeit; Leckage und Isolation mit Hochohmmeter für Volumen-/Oberflächenwiderstand, Spannungsfestigkeit und Leckstrom; Feuchte-Bias und Ionenmigration mit THB, HAST; Zuverlässigkeitsverifikation umfasst auch Hoch-Tieftemperaturzyklen, PCT und Salzsprühnebel. Jede Charge Material muss Ionenreinheit (ICP/IC), Thermoanalyse (TGA/DSC für Tg), Viskosität und Feststoffbericht beilegen. Auf Linieneseite überwacht SPC (Statistical Process Control) Schichtdicke, Abdeckung und Defektrate. Überschreitet ein Wert, kann dies endseitig zu Massenausfällen eskalieren, daher ist QC kein Stichproben-Freigabe, sondern geschlossener Gesamtprozess. Kexin New Materials verfügt bei Beschichtungsprüfung über Basiskapazitäten für Dicke, Haftung und Isolation, die die Auslieferungskonsistenz seiner hochzuverlässigen Beschichtungen stützen. In der Massenfertigungslinie wandelt SPC Schichtdicke, Abdeckungsausbeute, Isolationsfestigkeit etc. in Regelkarten (X-bar/R) um; trendet außerhalb Kontrolle, Linie stopp und Rückverfolgung; zugleich Chargenrückverfolgbarkeit (lot traceability) von Rohstoffcharge, Prozessparametern bis Prüfdaten gespeichert, erfüllt Anforderungen von Automobil- und Medizinkunden. Für hochzuverlässige Beschichtungen bestimmt die Tiefe der QC-Kapazität, ob sie in Automobil- und Militärversorgungsketten gelangt, und ist Basis für langfristiges Vertrauen mit Verpackungswerken.

23. Dicken- und Gleichmäßigkeitsmessung

Schichtdicke ist der grundlegendste QC-Indikator der Schutzbeschichtung, Messmethode je nach Schicht und Substrat. Das Profilometer erfasst absolute Dicke über Probenabtastung der Schichtkante, präzise aber mikroschädigend und ineffizient; Ellipsometer nutzt Polarisationslicht-Phasen- und Amplitudenänderung an dünner Filmgrenzfläche zur Rückrechnung von Dicke und Brechungsindex, kontaktlos, geeignet für dünne Schichten (Nanometer bis Mikrometer), erste Wahl für Wafer-Level PI/PBO online; XRF (Röntgenfluoreszenz) für Schichten mit spezifischen Elementen (z. B. Füllmetall) schnell vergleichbar, geeignet für Linien-Screening; Wirbelstrom und Ultraschall für dicke Filme. Gleichmäßigkeit umfasst neben Within-Wafer-Abweichung auch Wafer-zu-Wafer und Charge-zu-Charge-Konsistenz, meist per Cpk. Messung muss Randeffekte und Partikelstörungen meiden, mit destruktivem Querschliff (cross-section SEM) periodisch kalibrieren. Bei anomalen Dickendaten Rückverfolgung von Beschichtungsparametern, Viskosität und Aushärtung, Bildung ”Messung–Prozess”-Schleife.

24. Haftungs- und Bindefestigkeitstests

Haftung entscheidet, ob Schutzschicht unter Thermozyklen, Vibration und Feuchte langfristig ”haftet”. Übliche Methoden: Gittritz (cross-cut) mit Bandabzug, qualitativ; Pull-off mit Stempel auf Beschichtungsoberfläche und vertikalem Zug zur Grenzflächenfestigkeit, quantitativ; Scher- und Peeltest für Underfill und Kolloide; 90°/180° Peel für flexible Filme. Haftung beeinflusst durch Oberflächenenergie, Rauheit, Kontamination und Aushärtungsgrad – verbleibt Trennmittel, Oxid oder Silikonöl am Substrat, Haftung bricht ein. Halbleiter-Level-Prozess betont Plasma-Reinigung, UV-Ozon-Behandlung zur Oberflächenenergieerhöhung und strikte Kontrolle der Verweilzeit nach Vorbehandlung. Haftungserhalt nach Feuchte (z. B. nach THB) ist besonders kritisch, da Feuchteeintritt meist an Grenzflächenversagen beginnt. Bindungsdaten sind Kerninput für Materialwahl und Prozesszertifizierung.

25. Ionenmigration und Elektromigration (CIIM) Test

Conductive Anodic Filament (CAF) und Chip-interner Ionenmigration (CIIM) sind verborgenste Ausfallrisiken der Schutzbeschichtung. Test meist an Kamm-Elektroden-Probe mit Bias unter Hochtemperatur-Feuchte (z. B. 85 °C/85 %RH + Bias THB), Überwachung des Isolationswiderstands über Zeit bis Dendrit-Kurzschluss. Ionenreinheit, Wasseraufnahme, Barriere und Grenzflächendichtung der Beschichtung bestimmen gemeinsam Migrationszeit (MTTF). Für Epoxid, PI, Silikongummi sind niedrige Ionenrückstände + niedriger WVTR + keine Pinholes drei Faktoren zur Migrationshemmung. Neues bias-HAST (Hochdruckkochtopf + Bias) beschleunigt weiter, für Automobil- und Militärzertifizierung. CIIM-Testergebnis ist Goldstandard zur Verifikation, ”ob Beschichtung Ionenkanäle wirklich blockiert”, und Kernbasis für Premium hochwertiger Materialien.

26. HAST/PCT und THB Hochbeschleunigte Stress tests

Highly Accelerated Stress Test (HAST) und Pressure Cooker Test (PCT, oft 121 °C gesättigter Dampf bei Atmosphärendruck) sind der ”Drucktopf” der Halbleiterzuverlässigkeit. HAST bei 110–130 °C, 85 %RH, optional mit Bias, komprimiert Jahre natürlicher Alterung auf Dutzende bis Hunderte Stunden, schnell Feuchteausfälle (Korrosion, Delamination, Migration) aufdeckend. THB (Temperature Humidity Bias) bei 85 °C/85 %RH + Betriebsbias beschleunigt Ionenmigration und Leckstrom. Diese Tests stellen extreme Anforderungen an Dichtigkeit, Reinheit und Haftung der Schutzbeschichtung: Jedes Pinhole, Mikroriss oder bewegliche Ionen zeigt sich in HAST. Nach Test optisch, elektrisch und Querschnitt (CSAM, SEM) zur Ausfallmodus-Bestätigung. HAST/THB-Bestehen ist Eintrittsbarriere für Automobil- und hochzuverlässige Bauelemente, auch Schlüsselbeweis für Vertrauen zwischen Materialfirma und Verpackungswerk. Typische HAST-Bedingung 130 °C, 85 %RH, Bias wenige Volt bis Dutzende Volt, 96–264 Stunden, Beschleunigungsfaktor Tausendfach der Natur; PCT oft 121 °C, 2 atm gesättigter Dampf für Feuchteaufnahme und Delamination. Hinweis: Beschleunigungstestergebnis ist ”relative Lebensdauer” nicht absolute, ingenieurstechnisch mit Arrhenius- und Peck-Modell extrapolieren und mit Feldreparaturdaten kalibrieren, Überinterpretation einzelner Testdauer vermeiden. Strenge Zuverlässigkeitsargumentation ist stets Fundament der Beschichtungsglaubwürdigkeit.

27. Häufige Fehler und Gegenmaßnahmen (Gesamttabelle)

28. Root-Cause-Analyse von Rissen und Rissbildung

Beschichtungsrisse stammen meist aus thermomechanischer Fehlanpassung und Prozessspannung. Chip (Silizium CTE≈3 ppm/°C) und organisches Dielektrikum, Substrat (CTE Zehn bis Zwanzig ppm/°C) dehnen sich in Temperaturzyklen stark unterschiedlich, Grenzflächen-Scherspannung baut auf; bei zu hohem E-Modul und unzureichender Bruchdehnung der Schicht entstehen Risse an Ecken, Rändern oder Stufen. Schnellhärtung oder einmalige Dickfilmbildung schließt Lösungsmittel und innere Spannung ein, reißt nach Temperaturrückkehr. Füllstoffverteilung des Moldings, CTE-Match des Underfills ebenso kritisch. Root-Cause-Mittel: CSAM (Scanning Acoustic Microscope) für interne Delamination, Farbeindringverfahren (dye-penetrant) zur Risskanal-Lokalisierung, FIB-SEM-Schnitt für Mikrorissmorphologie, FEM-Simulation für Spannungskonzentration. Gegenmaßnahme: Materialzähmodifikation (Core-Shell-Kautschuk, flexible Segmente), Strukturpuffer (Kreisbogenübergang, Gradientenschicht), milder Prozess (stufenweises Aufheizen, Niedrigtemperatur-Nachhärtung) und Dickenoptimierung. Riss ist irreversibler Ausfall, Vorbeugung besser als Behebung.

29. Voids und Delamination Kontrolle

Voids und Delamination sind häufigste Grenzflächendefekte im Verpackungsschutz. Void bezeichnet Gas-Einschluss innerhalb Beschichtung oder Underfill, zwischen Grenzflächen (Durchmesser submikrometer bis Hunderte Mikrometer), Quellen: Lösungsmittel nicht entfernt, Feuchte, Luft beim Dispensen, Aushärtungs-Outgassing; Delamination bezeichnet Verlust der Adhäsion zwischen Beschichtung und Substrat oder Schichten. Beide werden zu Kanälen für Feuchte und Spannung, induzieren Korrosion und Riss. Kontrolle mehrstufig: Materialseite Viskosität senken, Thixotropie und Flüchtiges regeln; Prozessseite Vakuum-Entgasen, Vorbacken Entfeuchtung, Dispense-Bahn und Aushärtungskurve optimieren (plötzliche Hitze Luft-Einschluss vermeiden); Geräteseite Vakuum-Dispense und Online-Entgasung; Prüfseite CSAM, X-ray und C-SAM zur Void-Rate quantitativ mit Obergrenze (z. B. < 5 % Fläche). Delamination-Prävention durch Plasma-Reinigung, Kopplungsmittel für Grenzflächenenergie, sowie niedrigmoduliges CTE-Matching. Void/Delam-Rate ist rote Linie für Underfill- und Wärmeleitschicht-Zertifizierung.

30. Anwendungsbranchen: Logik- und Rechenchips

Logik- und Rechenchips (CPU, GPU, SoC, ASIC) fordern von Schutzbeschichtung niedriges Dielektrikum, niedrige Spannung und hohe Reinheit. Bei Advanced Packaging (Flip-Chip, Fan-out, Chiplet) bestimmen PI/PBO als RDL-Dielektrikum und Passivierung Verbindungsdichte und Signalintegrität; Underfill sichert Lotball-Lebensdauer bei Tausenden Thermozyklen; Board-Level-Schutzlack schützt Stromversorgung und Peripherie der AI-Beschleunigerkarte. Mit steigender Rechendichte wächst Packaging-Wärmemanagement-Druck, wärmeleitende Grenzfläche und isolierende Beschichtung werden wichtig. Dieses Feld wird von internationalen Materialriesen dominiert, aber heimischer Ersatz bei RDL-Dielektrikum, Underfill und Schutzlack beschleunigt Durchbruch. Kexin New Materials, obwohl auf Industriefunktionsbeschichtung fokussiert, kann mit Niedrigspannungsbeschichtung und wärmeleitender Isolierung quersupporten Hilfsschutz und Leistungsstromversorgungsmodul-Schutz von Rechenhardware. Ergänzend: AI-Server fordern Board-Stromversorgung und Kühlung, treiben Schutzlack- und Wärmeleitmaterial-Upgrade: Hochstrom-Versorgungsmodul hitzezentriert, braucht Schutzlack feuchtefest plus isolierend wärmeleitend, traditionelles ”Schutzlack + Wärmeleitpad” getrennt wird zunehmend durch ”integrierte wärmeleitende Isolierbeschichtung” ersetzt. Rechen-Wettlauf daher nicht nur Chip-Prozess, sondern auch Packaging- und Board-Materialsystem, Wert der Schutzbeschichtung wandelt von ”passiver Schutz” zu ”aktive Ermöglichung Kühlung und Zuverlässigkeit”.

31. Leistungshalbleiter und Automobilelektronik (IGBT/SiC)

Leistungshalbleiter (IGBT-Module, SiC-MOSFET, GaN-HEMT) sind der am schnellsten wachsende Bereich für die Nachfrage nach Schutzbeschichtungen. Elektrofahrzeuge, Photovoltaik-Wechselrichter, Ladestationen und Energiespeicher stellen extrem hohe Anforderungen an Leistungsdichte und Effizienz; die Arbeitstemperatur von SiC/GaN kann 175–200℃ und mehr erreichen, weit über dem herkömmlichen Si. Dies erfordert, dass die Schutzbeschichtung höhere Temperaturen und eine höhere Wärmeleitfähigkeit bei gleichzeitiger Isolation verträgt sowie eine geringe Spannung aufweist, die zur Wärmeausdehnung der Breitbandmaterialien passt; gleichzeitig muss das Modul in automobilen Vibrationen, Temperaturzyklen und feuchter Umgebung eine Lebensdauer von fünfzehn Jahren garantieren. Typische Anwendungen umfassen wärmeleitende isolierende Beschichtungen auf der Oberseite von Chips, isolierende Beschichtungen an der Innenseite des Gehäuses, drei Schutzfunktionen (Feuchtigkeit, Salznebel, Staub) für Sammelschienen und Anschlüsse sowie Unterfüllungen zur Verstärkung. Wärmeleitende isolierende Beschichtungen verringern hier sowohl den Grenzflächenwärmewiderstand als auch Kriechströme, wodurch sie einen hervorragenden Nutzen bieten. Kexin New Materials befindet sich in Foshan – dem Cluster für die Kette der Automobilelektronik- und Leistungsbauelemente-Industrie in Südchina; sein wärmeleitendes isolierendes und hochzuverlässiges Beschichtungssystem kann lokale Leistungsmodulkunden in der Nähe bedienen. In Elektroantrieben und On-Board-Ladegeräten (OBC) sind Leistungsmodule häufigen Temperaturschocks und mechanischen Vibrationen durch Start/Stopp und Straßenbedingungen ausgesetzt; die „geringe Spannung + hohe Haftung“ der Beschichtung entscheidet mehr über die Lebensdauer als bloß hohe Wärmeleitfähigkeit; auf der Platinenebene von Batteriemanagementsystemen (BMS) und Domänencontrollern muss der Conformal Coating (Drei-Schutz-Lack) über lange Zeit Isolation aufrechterhalten in der heißen, feuchten und hoch salzhaltigen Umgebung des Motorraums. Der Schutz der Automobilelektronik zeigt daher den dualen Bedarf an „wärmeleitender Isolation auf Modulebene + Drei-Schutz auf Platinenebene“, was höhere Anforderungen an die systematische Lieferfähigkeit und Synchronzertifizierung der Materialunternehmen stellt.

Zweiunddreißig, Zuverlässigkeitsanforderungen an Automobil-IC (AEC-Q100)

Der von der Automotive Electronics Council festgelegte AEC-Q100 ist der Zuverlässigkeitsstandard für automotive-qualifizierte Chips und stellt systematische Anforderungen an Schutzbeschichtungen: Sie müssen Spannungen wie Temperaturzyklen (z. B. -55℃ bis 150℃ über tausende Zyklen), High Temperature Operating Life (HTOL), THB, HAST, Lötbarkeit, Elektrostatische Entladung (ESD) bestehen, und das Ausfallratenziel liegt im ppm-Bereich (Null-Fehler-Orientierung). Dies bedeutet, dass Reinheit, Dichtigkeit, Haftung und Temperaturbeständigkeit der Beschichtung unter härtesten Betriebsbedingungen erhalten bleiben müssen. Der Automobilstandard betont auch Rückverfolgbarkeit und Änderungskontrolle (PCN); jede Änderung an Materialrezeptur, Prozess und Produktionslinie muss neu zertifiziert werden. Für Schutzbeschichtungslieferanten erfordert der Eintritt in die Automobil-Lieferkette den Aufbau eines IATF-16949-Systems und einer vollständigen Zuverlässigkeitsdatenbank. Dies ist genau der Burggraben von hochzuverlässigen Beschichtungsunternehmen – die systematischen Fähigkeiten von Kexin New Materials im Bereich funktionaler Schutz bilden die Grundlage für die Erweiterung auf unterstützenden Schutz der Automobilelektronik.

Dreiunddreißig, Umweltkonformität: Halogenfrei (Halogen-Free) und RoHS

Die Umweltkonformität von elektronischen Materialien ist bereits eine obligatorische Hürde. RoHS beschränkt schädliche Stoffe wie Blei, Cadmium, Quecksilber; REACH regelt die Chemikalienregistrierung; und „halogenfrei“ (halogen-free) verlangt, dass die Gesamtmenge an Halogenen wie Br, Cl unter einem Grenzwert liegt (z. B. Cl+Br < 1500 ppm), um die Entstehung von Dioxinen bei Verbrennung zu verhindern. Herkömmliche Flammhemmung stützt sich oft auf Brom- und Antimon-Synergie; die Halogenfreiheit zwingt Materialien, auf phosphor-, stickstoff- und anorganische Hydroxid-basierte intumeszierende Flammhemmung umzusteigen. Die Halogenfreiheit von Halbleiterschutzbeschichtungen erfordert ein erneutes Gleichgewicht zwischen Flammhemmung, Isolation und Hitzebeständigkeit, um die Einführung von hochdielektrischen Gradienten oder Ionenverunreinigungen zu vermeiden. Grüne Konformität erstreckt sich auch auf niedriges VOC, geringe Ausgasung und recycelbares Design. Kexin New Materials hält bei der Rezepturentwicklung konsequent an der Richtung halogenfrei und niedriges VOC, wodurch seine wärmeleitenden isolierenden und Drei-Schutz-Produkte die Umweltanforderungen von Exportkunden in Elektronik und Automobil erfüllen.

Vierunddreißig, Lieferkette und Chancen der Lokalisierung (Kexin New Materials Foshan-Produktionslinie)

Halbleiterschutzbeschichtungen wurden lange von Materialgiganten aus USA, Japan und Europa dominiert, insbesondere im Bereich waferlevel PI/PBO, Parylen und hochwertige Unterfüllungen. In den letzten Jahren beschleunigt sich der einheimische Ersatz unter dem doppelten Antrieb von Geopolitik und Kosten: Von EMC, Unterfüllungen bis zu Platinen-Drei-Schutz-Lacken dringen lokale Unternehmen schrittweise vor. Der Perlflussdelta (Pearl River Delta) als weltweites Zentrum für Elektronikfertigung und Verpackung hat einen dringenden Bedarf an hochzuverlässigen, kostengünstigen und schnell reagierenden lokalisierten Materialien. Kexin New Materials (kexinMaterials) verfügt mit seiner Foshan-Produktionsbasis über Fähigkeiten in Rezepturentwicklung, kontinuierlichem Beschichten und Aushärtungsprozess sowie Ionenreinheits- und Isolationswärmeleitfähigkeitsprüfung für funktionale Schutzbeschichtungen; sein Produktportfolio deckt Epoxidbeschichtung, wärmeleitende Isolation, Drei-Schutz-Lack usw. ab und bietet einheimische Optionen in Szenarien wie Leistungsmodulschutz, platinenbasierter Feuchtigkeitsprävention und unterstützendem Schutz der Industrieelektronikverpackung. Für Verpackungswerke und Gerätehersteller ist die Förderung einer diversifizierten, lokalisierten Beschichtungslieferkette eine strategische Wahl zur Kostenreduktion und Versorgungssicherung. Lokalisierung bringt auch den Vorteil der Reaktionsgeschwindigkeit: Rezepturfeinabstimmung, Kleinserienversuch und gemeinsame Fehleranalyse können innerhalb einer Tagesfahrt geschlossen werden, weit überlegen den Zyklen eines überseeischen Bezugs. Mit Foshan als Mittelpunkt sammelt das Perlflussdelta die vollständige Kette von Verpackungstest, Leistungsmodulen bis zu Endgeräten; Kexin New Materials (kexinMaterials) kann aufgrund der geografischen Nähe und technischen Proximity einen gemeinsamen Entwicklungsservice „Material + Prozess“ anbieten, um Kunden bei der Einführung neuer Beschichtungen den Zertifizierungszyklus zu verkürzen. Im Kontext geopolitischer Störungen und unsicherer Lagerhaltung wird diese art von nearshore-, verifizierbaren und iterierbaren Lieferbeziehung zu einem Kern-Resilienzvermögen von Elektronikfertigungsunternehmen.

Fünfunddreißig, Standards und Normen (IPC / JEDEC / MIL)

Die Auswahl und Zertifizierung von Halbleiterschutzbeschichtungen muss anhand autoritativer Standards erfolgen. Die IPC-Reihe (z. B. IPC-CC-830 Drei-Schutz-Lack, IPC-A-610 Annehmbarkeit) definiert Leistungs- und Aussehenanforderungen an platinenbasierte Beschichtungen; JEDEC (z. B. J-STD-020 Feuchtigkeitsempfindlichkeit, JESD22-Reihe Feuchte-Temperatur-Bias/Zyklen) normt chiplevel Zuverlässigkeitstests; IEC und UL bieten Isolation, Flammhemmung und Sicherheit; MIL-Standards (z. B. MIL-I-46058C, werden von IPC ersetzt) bleiben Referenz für militärische Hochzuverlässigkeit; im Automobilbereich sind AEC-Q-Reihe und IATF 16949 maßgeblich. Das Datenblatt des Materials muss mit den Methoden dieser Standards vergleichbare Daten zu Tg, CTE, Dielektrikum, WVTR, Ionenreinheit, Isolationsfestigkeit und Zuverlässigkeit liefern. Ingenieure sollten bei der Auswahl zwischen Lieferanten auf gemessenen Daten unter demselben Standard basieren, nicht auf Marketingbehauptungen. Die Einhaltung von Standards ist die Brücke, die Schutzbeschichtungen von „verwendbar“ zu „vertrauenswürdig“ führt. Am Beispiel platinenbasierter Drei-Schutz-Lacke definiert IPC-CC-830 klar die elektrischen, umweltbezogenen und Dauerhaftigkeitsanforderungen der Harztypen Type AR/ER/UR/SR/XY und legt Mindestkriterien für Beschichtungsvollständigkeit, Dicke und Haftung fest; UL 746E regelt die langfristige Wärmealterung und Flammhemmung von Isolierteilen. Bei der Erstellung interner Normen (z. B. unternehmens QPA) kombinieren Verpackungswerke diese allgemeinen Standards oft mit den Ausfallratenzielen spezifischer Bauteile zu einer ausführbaren, auditierbaren Abnahmeliste.

Sechsunddreißig, Trends und Ausblick: Chiplet, Advanced Packaging und Dritte-Generation-Halbleiter

Die Zukunft der Halbleiterschutzbeschichtungen wird von drei großen Trends getrieben. Erstens: Chiplet und 2,5D/3D-Integration treiben Interconnect-Dichte und Wärmedichte auf neue Höhen, was dünnere RDL-Dielektrika, niedrigere Dielektrizitätskonstante, geringere Spannung erfordert, und waferlevel Beschichtung entwickelt sich in Richtung lithografie-definierter Präzision. Zweitens: Die Verbreitung von Dritte-Generation-Halbleitern (SiC/GaN) macht Beschichtungen, die höhere Temperaturen, höhere wärmeleitende Isolation vertragen und mit geringer Spannung zur Wärmeausdehnung der Breitbandmaterialien passen, zur zwingenden Notwendigkeit; die Integration von wärmeleitender Isolation ist das Hauptbattlefield. Drittens: Grüne und reparierbare Ausrichtung fördert halogenfreie, niedrig-VOC, abziehbare umweltfreundliche Drei-Schutz-Lacke sowie materialdesign für Kreislaufwirtschaft. Gleichzeitig wird Panel-level Packaging zur Kostensenkung das Beschichtungsverfahren und das Gerätelandschaft umgestalten. Die Hürde für Halbleiterschutzbeschichtungen liegt stets im Dreiklang „Reinheit + Spannung + Zuverlässigkeit“, was das technische Hochland der Materialunternehmen ist. Kexin New Materials (kexinMaterials) erweitert seine Akkumulation im funktionalen Schutz schrittweise auf Leistungsmodulschutz und hochzuverlässige Beschichtung und dürfte im Trend des einheimischen Ersatzes einen Platz einnehmen. Aus längerer Perspektive wird auch nachhaltige Entwicklung die Materialroute umgestalten: Wasserbasierte, lösemittelfreie und abziehbar recycelbare Beschichtungen können VOC und die Schwierigkeit der Entsorgung von Leiterplattenabfällen reduzieren; die Erforschung von biobasierten oder gering toxischen Monomeren ist zwar noch früh, repräsentiert aber die Richtung der Umweltverantwortung der Branche. Für Fertigungsunternehmen ist das Halten des Re-Equilibriums von „Hochleistung – Konformität – Kosten“ sowohl technische Herausforderung als auch Schlüssel zur Wettbewerbsfähigkeit im Fenster des einheimischen Ersatzes von Halbleitermaterialien. Kexin New Materials wird weiterhin auf der Foshan-Produktionslinie als Stütze die ausgereiften Fähigkeiten der industriellen Funktionsbeschichtung stetig in Szenarien des unterstützenden Halbleiterschutzes überführen.

Häufig gestellte Fragen (FAQ)

Q1: Sind Drei-Schutz-Lack und chiplevel Beschichtung dasselbe?

Nein. Drei-Schutz-Lack wird auf Platinen-PCBA für Feuchtigkeits- und Salznebelschutz verwendet; chiplevel Beschichtung wird auf Wafer/Verpackungsebene verwendet und erfordert höhere Reinheit, geringere Spannung, niedrigere Dielektrizitätskonstante; Standards und Materialien sind unterschiedlich.

Q2: Soll Leistungsbauelement-Beschichtung isolieren oder wärmeleiten?

Beides. Leistungsbauelemente benötigen die Doppelfunktion „Isolation + Wärmeleitung“, realisiert durch isolierendes Harz mit wärmeleitenden Füllstoffen; die Schwierigkeit liegt im Gleichgewicht beider.

Q3: Warum ist bei Halbleiterbeschichtungen die Reinheit so wichtig?

Spuren von Na+, Cl- wandern unter Feuchte-Bias ionisch und kurzschließen, und Hitze beschleunigt dies. Bei unzureichender Reinheit scheitert der Zuverlässigkeitstest zwangsläufig; daher ist Ionenreinheit ein harter Indikator.

Q4: Kann platinenbasierter Drei-Schutz-Lack repariert werden?

Kommt auf den Lacktyp an. Acryl-Drei-Schutz-Lack ist meist löslich und abziehbar, leicht reparierbar; Polyurethan/Epoxid teils schwer reparierbar. Fertigungslinien wählen Lack oft nach Reparierbarkeit.

Q5: Warum ist selektives Beschichten der Mainstream?

Es beschichtet nur Schutzzonen, umgeht Durchkontaktierungen/Stecker, ist präzise, spart Material, verstopft keine Löcher, eignet sich für Massenfertigung dichter Platinen und ist Pinsel/Sprüh-Gesamtplatte überlegen.

Q6: Neue Anforderungen von SiC/GaN an Schutzbeschichtungen?

Höhere Arbeitstemperatur, größere Leistungsdichte erfordern Beschichtungen, die höhere Hitze, höhere wärmeleitende Isolation vertragen und mit geringer Spannung zur Wärmeausdehnung der Breitbandmaterialien passen; die Hürde ist höher als bei herkömmlichen Si-Bauelementen.

Q7: Wie wählt man zwischen waferlevel PI und PBO?

Beide sind hitzebeständig und niedrigspannig; PBO hat niedrigere Dielektrizitätskonstante, geringere Wasseraufnahme, breiteres Prozessfenster, geeignet für Hochfrequenz und ultrafeine RDL; PI ist in Kosten und Reife überlegen, geeignet für allgemeine waferlevel Passivierung. Entscheidung erfordert Signalrate, Lagenzahl und Linienfähigkeit.

Q8: Was tun bei Delamination der Schutzbeschichtung?

Zuerst Root-Cause-Analyse: Meist Feuchtigkeitsaufnahme, Spannung oder unzureichende Vorbehandlung. Gegenmaßnahmen: Vortrocknen zur Entfeuchtung, niedrigspannungs Material, Plasma-Reinigung zur Haftungsverbesserung, Gradientenschicht als Puffer; delaminierte Teile meist nicht reparierbar, Prävention durch Design und Prozess nötig.

Q9: Eignet sich Parylen für Massenfertigung von Halbleitern?

Parylen-Film ist exzellent, aber Gerät teuer, Abscheidung langsam, Kosten hoch; eher für hochwertige, kleine Serien hochzuverlässiger Bauteile; allgemeiner Massenschutz bleibt flüssiger Drei-Schutz-Lack und Unterfüllung.

Q10: Beeinflusst halogenfreie Beschichtung Isolation oder Flammhemmung?

Ein vernünftig formuliertes halogenfreies System kann durch Phosphor/Stickstoff/anorganische Flammhemmung äquivalente Flammhemmung erreichen ohne Isolationsverlust, muss aber Hitzebeständigkeit und Ionenreinheit neu ausbalancieren; Auswahl sollte auf gemessenen UL/RoHS-Daten basieren.

Empfohlene Lektüre

• Isolations- und Wärmemanagement-Beschichtungen für New-Energy-Batterien — Industrieller Vergleich für hochzuverlässigen Isolationsschutz.
• Feuerhemmende Beschichtungen für Energiespeichersysteme — Feuer- und wärmedämmende Ergänzung für Batteriesysteme.
• Vor- und Nachbehandlungsbeschichtungen für Kunststoffgalvanisierung — Vorbehandlungsvergleich für Kunststoffverpackung/Metallisierung.