Lớp phủ bảo vệ cấp bao bì và chip bán dẫn: Lớp bảo vệ đáng tin cậy từ bao bì đến cấp bo mạch

Độ tin cậy của linh kiện bán dẫn phụ thuộc rất lớn vào sự bảo vệ ở ”micromet cuối cùng”. Từ wafer đến đóng gói, từ đóng gói đến cấp bo mạch, chip phải đối mặt với độ ẩm, ô nhiễm ion, ứng suất chu kỳ nhiệt, xung kích cơ học và di chuyển điện. Lớp phủ bảo vệ cấp đóng gói bán dẫn và cấp chip chính là việc khoác cho các cấu trúc tinh xảo này một ”áo giáp vô hình”: tạo đệm ứng suất và thụ động hóa trên bề mặt đóng gói, thực hiện ba chống (chống ẩm, chống sương muối, chống mốc) ở cấp bo mạch, và cách nhiệt cách điện ở linh kiện công suất. Bài viết này làm rõ hệ thống, quy trình, xác nhận và lựa chọn loại lớp phủ chức năng độ tin cậy cao này, giúp kỹ sư điện tử và vật liệu xây dựng khung tham chiếu.

Công ty TNHH Vật liệu mới Kexin (Quảng Đông) có dự trữ kỹ thuật về lớp phủ bảo vệ chức năng, hệ thống phủ phủ và cách nhiệt cách điện độ tin cậy cao của họ có thể mở rộng sang kịch thước bảo vệ phụ trợ đóng gói bán dẫn và bảo vệ mô-đun công suất. Dựa vào năng lực phủ và đóng rắn liên tục tại cơ sở sản xuất Phật Sơn, Kexin có thể cung cấp hỗ trợ đi kèm từ lựa chọn vật liệu đến xác nhận quy trình cho khách hàng đóng gói điện tử.

Một, Tổng quan về đóng gói bán dẫn: từ lớp bảo vệ wafer đến hệ thống

Đóng gói bán dẫn là kỹ thuật tích hợp kết nối điện, hỗ trợ cơ học, bảo vệ môi trường và tản nhiệt cho chip trần (die). Hình thái đóng gói tiến hóa từ DIP, SOP, QFP truyền thống sang BGA, CSP, Flip-Chip, SiP, đóng gói cấp wafer fan-out (FOWLP) và tích hợp đa chiplet gần đây. Dù là die cắt từ wafer hay thân đóng gói đã hoàn thành wire bonding hoặc flip-chip, các kết nối kim loại, điện môi hệ số điện môi thấp, cầu hàn và dây bond của nó đều tiếp xúc lâu dài với độ ẩm, muối, hơi hóa chất, chu kỳ nhiệt độ và rung động cơ học trong môi trường làm việc. Nhiệm vụ của đóng gói là ”bảo vệ chip”, còn lớp phủ bảo vệ là sự mở rộng và tăng cường năng lực bảo vệ của đóng gói. Ở cấp wafer, lớp thụ động hóa (passivation) và lớp bảo vệ định tuyến lại polyimide/polybenzoxazole cung cấp phòng tuyến thứ nhất; ở cấp đóng gói, vật liệu đóng gói nhựa (EMC), keo lót đáy và phủ bề mặt tạo phòng tuyến thứ hai; ở cấp bo mạch, sơn ba chống (conformal coating) tạo phòng tuyến thứ ba. Ba lớp phối hợp quyết định tỷ lệ hỏng trong chu kỳ phục vụ mười năm trở lên của chip. Hiểu cấu trúc phân cấp đóng gói là tiền đề hiểu định vị lớp phủ bảo vệ: lớp phủ không thay thế đóng gói, mà cung cấp đệm và cách ly chức năng bổ sung phía trên, bên trong và phía dưới đóng gói. Đáng nói, hình thức đóng gói đang tiến hóa từ đơn chip sang cấp hệ thống (SiP) và đa chiplet, số lớp kết nối tăng khiến mỗi giao diện đều trở thành cửa vào tiềm tàng của độ ẩm và ứng suất, do đó độ phủ rộng và tính đồng nhất của lớp phủ bảo vệ càng quan trọng. Với kỹ sư vật liệu, trước tiên hãy vẽ rõ topology phân cấp ”chip — điện môi — kim loại — substrate — bo mạch”, sau đó khớp từng lớp chức năng và chỉ tiêu lớp phủ, là phương pháp cơ bản tránh điểm mù độ tin cậy.

Hai, Tại sao chip cần lớp phủ bảo vệ: năm cơ chế hỏng

Chip càng nhỏ, độ tích hợp càng cao, mật độ kết nối và cường độ điện trường trên đơn vị diện tích tăng, độ nhạy với môi trường cũng phóng đại theo. Sự cần thiết của lớp phủ bảo vệ bắt nguồn từ năm cơ chế hỏng rõ ràng. Loại một là xâm nhập độ ẩm và ăn mòn kim loại: pad nhôm, kết nối đồng bị ăn mòn điện hóa trong môi trường ẩm oxy, gây hở mạch hoặc rò điện. Loại hai là di chuyển ion và sợi dẫn điện (CIIM): dưới tác dụng chung của điện trường và độ ẩm, ion kim loại di chuyển dọc điện môi tạo dendrite ngắn mạch, là một trong những hỏng ẩn giấu và nguy hiểm nhất. Loại ba là ứng suất chu kỳ nhiệt và nứt cơ học: hệ số giãn nở nhiệt (CTE) của vật liệu đóng gói và chip, substrate không khớp, chu kỳ nhiệt tạo ứng suất tích lũy, lớp điện môi giòn hoặc vật liệu đóng gói nhựa xuất hiện nứt. Loại bốn là hiệu ứng ”bỏng ngô”: vật liệu đóng gói nhựa hút nước, khi hàn reflow nhiệt độ cao áp suất hơi tăng vọt gây bong lớp (delamination) bên trong đóng gói. Loại năm là hạt alpha và lỗi mềm: đồng vị phóng xạ vi lượng trong vật liệu đóng gói hoặc bức xạ ngoài gây lật bit đơn. Lớp phủ bảo vệ ngăn ẩm oxy, thụ động hóa bề mặt, đệm ứng suất, giảm tính di động ion để ức chế hệ thống các cơ chế trên. Ngoài ra, khí axit còn lại trong đóng gói (như axit hữu cơ bay hơi từ tấm PCB) cũng xúc tác ăn mòn, lớp phủ có độ thoát khí thấp và ion chiết xuất thấp sẽ làm yếu đường này. Đáng nhấn mạnh, năm cơ chế không cô lập: độ ẩm thường vừa là ”tiếp tay” cho ăn mòn và di chuyển ion, nứt ứng suất lại mở kênh độ ẩm tạo phản hồi dương, do đó thiết kế bảo vệ phải ức chế liên hợp hệ thống, không chỉ bịt một lỗ hổng đơn. Cũng vì cơ chế phức tạp, yêu cầu về độ tinh khiết, ứng suất, điện môi, độ bám dính và độ tin cậy của lớp phủ bảo vệ cấp bán dẫn cao hơn nhiều so với sơn công nghiệp thông thường.

Ba, Ba cấp độ tác dụng của lớp phủ bảo vệ

Lớp phủ bảo vệ bán dẫn theo vị trí tác dụng chia thành ba cấp, tiêu chuẩn và hệ vật liệu mỗi lớp khác biệt rõ. Phủ cấp wafer trực tiếp lên chip trần hoặc lớp định tuyến lại, yêu cầu độ tinh khiết ion cực thấp, ứng suất cực thấp, hệ số điện môi thấp, thường dùng polyimide (PI), polybenzoxazole (PBO) hoặc điện môi quay phủ; đây là lớp có ngưỡng kỹ thuật cao nhất. Phủ cấp đóng gói (package-level) tác dụng lên bề mặt hoặc khe rỗng bên trong linh kiện đã đóng gói, đảm nhiệm đệm ứng suất, lót đáy, thụ động hóa chống ẩm, thường dùng epoxy, silicone hoặc keo lót đáy, cũng có thể phủ chọn lọc mặt trên đóng gói tạo màng bảo vệ. Sơn ba chống cấp bo mạch (board-level) phủ lên linh kiện và mối hàn PCBA, chống ẩm, muối, mốc, ăn mòn hóa học, thường dùng acrylic, polyurethane, silicone hoặc hệ UV đóng rắn. Ba lớp không thay thế mà phủ chồng: cấp wafer đảm bảo thụ động hóa dài hạn thân chip, cấp đóng gói lấp giao diện cơ học và độ ẩm giữa chip và substrate, cấp bo mạch đảm bảo toàn bộ cụm sống sót trong môi trường đầu cuối. Kỹ sư khi thiết kế độ tin cậy nên phân bổ ngân sách bảo vệ theo ”lớp nào yếu nhất”, không dàn đều lực.

Bốn, Tổng quan hệ thống lớp phủ bảo vệ: năm loại chủ đạo

Từ góc độ hóa học vật liệu, lớp phủ bảo vệ liên quan bán dẫn quy về năm loại chủ đạo, mỗi loại phù hợp cấp và điều kiện khác nhau. Loại một là epoxy, bám dính mạnh, chống ẩm tốt, chi phí kiểm soát được, dùng rộng cho thụ động hóa sau đóng gói nhựa, lót đáy và ba chống cấp bo mạch, nhưng giòn, chịu nhiệt trung bình. Loại hai là polyimide (PI) và polybenzoxazole (PBO), chịu nhiệt cao (dài hạn trên 200℃), ứng suất thấp, điện môi tốt, là lựa chọn hàng đầu thụ động hóa cấp wafer và lớp bảo vệ định tuyến lại, nhiệt độ quy trình cao (thường cần trên 300℃ để imid hóa). Loại ba là parylene, tạo bởi lắng đọng pha khí (CVD) lớp conformal không lỗ kim, siêu mỏng, đồng nhất cao, phù hợp phủ đều linh kiện độ tin cậy cao, hình thái 3D phức tạp, nhưng đầu tư thiết bị lớn, chi phí cao. Loại bốn là silicone/silicone resin, mềm dẻo, chịu nhiệt, ứng suất thấp, là ưu chọn đệm đệm linh kiện công suất và cảm biến, nhưng chống ẩm tương đối yếu, thường phối hợp lớp chắn. Loại năm là lớp mặt nạ hàn (solder mask) và hệ sơn ba chống (acrylic, polyurethane), chủ yếu phục vụ cấp bo mạch. Năm hệ có sự đánh đổi về độ tinh khiết, ứng suất, dẫn nhiệt, chịu nhiệt, khả năng sửa chữa; lựa chọn là đánh đổi giữa các chiều này. Để thuận tiện chọn, bảng dưới cho đối chiếu thuộc tính chính năm lớp phủ bảo vệ chủ đạo:

Bảng trên là miền điển hình, cụ thể theo datasheet từng mã; chọn thực tế thường dùng composite đa lớp để bù trừ. Thực tiễn còn gặp ”hệ composite”: ví dụ trên PI cấp wafer phủ thêm parylene tăng cản trở, hoặc lớp đệm silicone bọc ngoài epoxy tăng mài mòn, dùng đa lớp phát huy thế mạnh khắc phục điểm yếu đơn liệu. Năng lực cạnh tranh khác biệt của nhà cung vật liệu thường không ở ”có hay không loại nhựa nào”, mà ở khả năng với cấu trúc đóng gói cụ thể làm hệ đa lớp thành phương án sản xuất hàng loạt, chứng nhận được. Đây cũng là năng lực kỹ thuật hóa nhà máy đóng gói coi trọng nhất khi đưa lớp phủ mới vào.

Năm, Lớp phủ bảo vệ đóng gói epoxy

Nhựa epoxy là một trong những vật liệu bảo vệ trưởng thành nhất trong đóng gói bán dẫn. Phân tử chứa nhóm epoxy, với chất đóng rắn (amine, anhydride) tạo mạng 3D, bám cực mạnh lên kim loại, silicon, substrate sợi thủy tinh, tỷ lệ hút nước khá kiểm soát, điện môi tốt, giá cạnh tranh. Ở cấp đóng gói, epoxy dùng phủ lại ngoài vật liệu đóng gói nhựa, thụ động hóa lead frame, keo lót đáy (underfill); ở cấp bo mạch, sơn epoxy ba chống cung cấp lớp chống ẩm bền, chịu hóa. Điểm yếu epoxy là tỷ lệ co đóng rắn cao, giòn, dễ sinh ứng suất nội trong chu kỳ nhiệt lớn gây nứt giao diện hoặc không khớp vật liệu CTE thấp. Vì vậy kỹ thuật dùng tăng dẻo (đưa đoạn mềm, hạt cao su lõi vỏ), giảm môđun, điều chỉnh động học đóng rắn để ức chế ứng suất. Độ tinh khiết ion epoxy phụ thuộc nguyên liệu và sạch quy trình, epoxy cấp bán dẫn phải khống chế Na+, Cl-, K+ động đến ppm thậm chí ppb. Kexin có kinh nghiệm công thức và quy trình về phủ epoxy độ tin cậy cao, hệ epoxy ứng suất thấp dùng bảo vệ bề mặt mô-đun công suất và chống ẩm cấp bo mạch. Các biện pháp tăng dẻo epoxy cụ thể gồm đưa hạt cao su lõi vỏ (CSR) hấp thụ năng lượng nứt, graft đoạn polyether mềm giảm môđun, và dùng epoxy alicyclic tăng chịu UV và chống vàng; các biến tính phải cân bằng tinh tế giữa tăng dẻo với chịu nhiệt, kết dính, nếu không sẽ hạ Tg hoặc tăng hút nước. Kỹ thuật thường lọc mã theo biểu đồ ba nguyên ”nhiệt độ chuyển thủy tinh—độ giãn dài đứt—tỷ lệ hút nước”, rồi dùng các kiểm tra độ tin cậy trên khép vòng xác nhận.

Sáu, Vật liệu và hóa học lớp phủ polyimide (PI)

Polyimide là vật liệu ”tiêu chuẩn vàng” bảo vệ cấp wafer. Tổng hợp trước tiên bởi di-anhydride và di-amine thành polyamic acid (PAA), rồi imid hóa nhiệt độ cao mất nước闭环 tạo mạch chủ vòng thơm cứng, cho tính ổn định nhiệt vượt trội (Tg thường trên 300℃), hệ số điện môi thấp (khoảng 3.0–3.5), tổn hao điện môi thấp và hút ẩm thấp. Trong đóng gói cấp wafer, PI làm điện môi liên lớp và thụ động hóa bề mặt RDL, chịu nhiều lần quang khắc, mạ và reflow không hỏng. Quy trình lớp phủ PI thường quay phủ (spin-coating) thành màng, sấy mềm bỏ dung môi, imid hóa nhiệt cao (250–350℃), rồi quang khắc mở cửa sổ. Ứng suất thấp PI từ liên kết ether mềm mạch và liên kết chéo vừa phải, đệm khớp CTE chip và lớp kim loại trong chu kỳ nhiệt. Nhược là nhiệt độ quy trình cao, yêu cầu thiết bị và sạch nghiêm, và co khi imid hóa phải kiểm soát chính xác tránh nứt. PI cấp bán dẫn còn phải đạt ion tồn dư cực thấp và thoát khí (outgassing) thấp, tránh ô nhiễm linh kiện nhạy.

Bảy, Lớp phủ polybenzoxazole (PBO)

Polybenzoxazole (PBO) là điện môi bảo vệ phổ biến nhanh sau PI trong đóng gói tiên tiến. So với PI, PBO có hệ số điện môi thấp hơn (xuống dưới 2.9), tỷ lệ hút nước thấp hơn (tốt hơn PI), ổn định nhiệt cao hơn và tạo phẳng tốt hơn,且 nhiệt độ vòng hóa (thực tế mất nước vòng hóa) thấp hơn, cửa sổ quy trình rộng hơn. Trong đóng gói fan-out cấp wafer, tích hợp 2.5D/3D, PBO thường dùng thụ động hóa và đệm ứng suất RDL, đặc biệt phù hợp kịch bản line siêu mịn, định tuyến đa lớp. Tính điện môi thấp và tổn hao thấp PBO then chốt với tín hiệu tần số cao, tốc độ cao (như kênh SerDes chip 5G, AI), giảm xuyên âm và trễ. Tỷ lệ hút nước thấp càng tăng cường chống ẩm và chống di chuyển ion. Phủ PBO cũng dựa quay phủ và vòng hóa nhiệt cao, yêu cầu kiểm soát đồng đều độ dày màng, mật độ lỗ kim và bám dính giao diện cực cao. Hiện vật liệu PBO cao cấp vẫn chủ yếu ngoại, nhưng doanh nghiệp vật liệu nội địa đang đuổi kịp, Kexin cũng bố cục kỹ thuật hướng điện môi polymer chức năng.

Tám, Lớp phủ lắng đọng pha khí parylene

Parylene là conformal coating hình thành bởi lắng đọng pha khí chân không (CVD), monomer trong lò pyrolysis bẻ gãy thành dimer hoạt tính, sau đó polymer trên bề mặt substrate nhiệt độ phòng, tạo màng liên tục đồng đều độ dày (tới hàng trăm nm đến vài chục µm), không lỗ kim, bám hình thái 3D phức tạp. Các mã parylene C, N, HT có tính chịu nhiệt, điện môi, cản trở khác nhau. Ưu thế lớn nhất là đồng nhất và conformal — khe hở, lỗ mù, khe chân tiếp xúc dày đặc mà phủ lỏng khó phủ, pha khí có thể bao bọc trọn, độ dày màng khống chế chính xác bởi thời gian lắng. Trong hàng không, y tế, điện tử quân sự độ tin cậy cao, parylene thường dùng linh kiện yêu cầu cực nghiêm chống ẩm, chống sương muối, cách điện. Nhược là thiết bị đắt, tốc độ lắng chậm, năng suất và chi phí hạn chế, và màng mỏng thì dẫn nhiệt và mài mòn cơ học có hạn. Kỹ thuật thường phối parylene với lớp phủ khác (như lót đáy epoxy) phát huy ưu thế. Với linh kiện bán dẫn hàng loạt, parylene phù hợp kịch bản độ tin cậy cao giá trị cao, số lượng nhỏ. Mã parylene HT biến tính thơm, chịu nhiệt lên trên 350℃, phù hợp môi trường công suất và ô tô; ngoài chi phí, nhược là màng cực mỏng (thường < 50µm) thì mài mòn cơ và chống xung kích hạn chế, và mật độ tải buồng lắng ảnh hưởng năng suất. Để vừa conformal vừa năng suất, công nghiệp xuất hiện quy trình hỗn hợp ”parylene + epoxy gia cường cục bộ”: trước lắng đọng pha khí conformal cản trở toàn bộ, rồi điểm epoxy vùng dễ mài tăng dày. Mô này tăng công đoạn, nhưng ở linh kiện then chốt với tăng trọng tối thiểu đạt độ tin cậy cao nhất, là做法 điển hình hàng không vũ trụ và điện tử y tế cấy ghép.

Chín, Phủ mềm silicone và silicone resin

Vật liệu bảo vệ gốc silicon chủ mạch polysiloxane, đoạn mềm, nhiệt độ chuyển thủy tinh thấp, chịu nhiệt rộng (-50℃ đến trên 200℃), ứng suất nội cực nhỏ, là lựa chọn lý tưởng đệm đệm linh kiện công suất, cảm biến, đóng gói điện tử mềm. Phủ silicone hấp thụ hiệu quả ứng suất chu kỳ nhiệt và xung kích cơ, chống nứt giao diện giòn; cách điện và thời tiếtExcellent cũng phù hợp điện tử ngoài trời và ô tô. Nhưng chống ẩm cản trở silicone tinh khiết yếu hơn epoxy và PI, tỷ lệ thấm hơi nước (WVTR) cao, nên thường phối lớp chắn đặc (như PI, parylene hoặc filler gốm). Silicone resin qua đưa một phần liên kết chéo tăng cứng và bám, vừa mềm vừa mài. Trong mô-đun công suất, silicone thường dùng gel đệm ứng suất mặt chip và potting vỏ, hấp thụ biến đổi thể tích chu kỳ nhiệt cao linh kiện SiC. Lưu ý, di chuyển dầu silicon (silicone bleeding) có thể ô nhiễm vùng bond, silicone cấp bán dẫn phải khống chế thoát bay hơi thấp và outgassing thấp.

Mười, Sơn ba chống acrylic và polyurethane

Sơn ba chống cấp bo mạch là loại dùng rộng nhất lớp phủ bảo vệ. Sơn ba chống acrylic gốc nhựa acrylate, khô nhanh, đơn thành phần, tan dung môi, dễ sửa (bóc phủ lại), là lựa chọn chủ đạo điện tử tiêu dùng và PCBA thông dụng, chống ẩm, sương muối, mốc cân bằng, nhưng chịu nhiệt và hóa hạn chế (dài hạn dưới 125℃). Sơn ba chống polyurethane gốc nhựa polyurethane, mài mòn, thời tiết, chịu hóa tốt hơn, là ưu chọn bo mạch ngoài trời, công nghiệp và ô tô, nhưng một số loại sửa khó, nhạy độ ẩm. Cả hai đều phun, nhúng, quét hoặc van phun chọn lọc, độ dày thường 25–75 micromet. Trong lắp ráp bo mạch bán dẫn (như mô-đun cảm biến, bo mạch驱动 công suất), sơn ba chống là rào cản bảo vệ kinh tế hiệu quả cuối. Chọn cần cân nhắc sửa được, chịu nhiệt, chịu hóa, chi phí, và chú ý độ tinh khiết ion tránh ăn mòn mối hàn nhạy.

Mười một, Phối hợp lớp mặt nạ hàn (Solder Mask) và đóng gói

Lớp mặt nạ hàn (solder mask) là lớp phủ ảnh quang lỏng vĩnh cửu bề mặt PCB, sau đóng rắn thành lớp cách điện xanh hoặc đen, định cửa sổ pad, chống cầu hàn, và cách ly môi trường bên ngoài xâm thực trực tiếp foil đồng. Trong hệ bảo vệ bo mạch, solder mask là rào cản đầu và dày chắc nhất; sơn ba chống làm phủ mềm chồng lên, bù khe rỗng mịn, bao phủ thân linh kiện mà solder mask không tới. Bên trong đóng gói, tư tưởng tương tự thể hiện ở phân công vật liệu đóng gói nhựa và lớp phủ bề mặt: EMC cung cấp cơ và chống ẩm chủ thể, phủ bề mặt thụ động hóa và đệm thêm. Đáng lưu ý, tỷ lệ hút nước, ion tồn dư và CTE của solder mask ảnh hưởng trực tiếp độ tin cậy bo mạch, đặc biệt reflow không chì và chu kỳ nhiệt ô tô; nên PCB cao cấp dùng mực solder mask CTE thấp, hút nước thấp. Đưa phối hợp solder mask và sơn ba chống vào thiết kế bảo vệ tổng thể là then chốt tăng tuổi thọ bo mạch.

Mười hai, Vật liệu điện môi thấp và toàn vẹn tín hiệu tần số cao

Cùng phổ biến 5G, bộ tăng tốc AI và SerDes tốc độ cao, tính điện môi thấp (low-k) của điện môi đóng gói và bo mạch ảnh hưởng trực tiếp toàn vẹn tín hiệu. Hằng số điện môi (Dk) và hệ số tổn hao (Df) quá cao gây trễ tín hiệu, xuyên âm và suy hao chèn. Ở cấp wafer, PI/PBO nhờ Dk thấp (khoảng 2.9–3.5) thành ưu chọn điện môi RDL; ở cấp bo mạch, PCB tần số cao dùng epoxy biến tính (như nhựa hydrocarbon, composite PTFE) hạ Dk. Lớp phủ bảo vệ nếu là điện môi phụ trên RDL hoặc bề mặt linh kiện, phải không nâng rõ rệt Dk/Df tương đương, nếu không làm xấu kênh. Lớp phủ điện môi thấp tiên tiến đưa fluor, cấu trúc xốp hoặc vòng thơm điều polar hóa hạ, đồng thời giữ bám và chống ẩm đủ. Trong đóng gói sóng mm và module quang, phủ điện môi thấp thậm chí tham gia thiết kế khớp trở kháng. Vì vậy, toàn vẹn tín hiệu đã thành chiều không thể bỏ qua khi chọn lớp phủ bảo vệ bán dẫn, ngang với chống ẩm, ứng suất. Kiểm soát hệ số tổn hao (Df) cũng then chốt: Df cao chuyển thành nhiệt và jitter ở kênh tốc độ cao, ảnh hưởng rõ kênh SerDes 112G/224G và front-end RF mảng pha. Nhựa Df thấp thường dựa mạch chủ cực tính thấp (như chứa fluor, polyolefin hoặc vòng thơm đặc biệt), nhưng cấu trúc này thường bám yếu, chịu hóa kém, cần bù ở xử lý giao diện và mạng đóng rắn. Với doanh nghiệp vật liệu, cung cấp được ”đường cong Dk/Df biến tần thực đo” thay chỉ giá danh nghĩa đơn điểm, dễ qua评审 thiết kế đóng gói tốc độ cao.

Mười ba, Kiểm soát độ tinh khiết vật liệu và ô nhiễm ion

Độ tinh khiết là căn bản lớp phủ bảo vệ cấp bán dẫn khác sơn thường. Dù ppm hay ppb Na+, Cl-, K+, Br- động, dưới điện áp và độ ẩm chung đủ kích hoạt di chuyển ion kim loại (electromigration / CIIM), trong vài giờ đến hàng nghìn giờ tạo dendrite dẫn điện gây ngắn mạch. Vì vậy nguyên liệu, dung môi, filler và quy trình lớp phủ bán dẫn phải toàn trình môi trường sạch, và dùng ICP-MS nội标 hoặc sắc ký ion (IC) đo hàm lượng ion chiết xuất. Các đường tổng hợp epoxy, PI, silicone đều cần loại tồn dư xúc tác halogen, tạp kim loại và phụ phẩm thủy phân. Cấp sản xuất, mồ hôi nhân viên, nước rửa, khí lò sấy đều có thể ô nhiễm, phải nước siêu tinh khiết rửa, lò sạch và line độ ẩm受控 bảo đảm. Vật liệu độ tinh khiết ion không đạt (như Na+ + Cl- tổng dưới mục tiêu ppb) tuyệt không dùng phủ cấp chip. Kexin thiết lập quy trình kiểm từ nguyên liệu đến thành phẩm về kiểm soát độ tinh khiết ion lớp phủ chức năng, đáp ứng ngưỡng ứng dụng điện tử độ tin cậy cao. Ngoài kiểm vật liệu cuối, kiểm đoạn前 cũng quyết định: nguyên liệu nhập phải IC hoặc ICP-MS toàn kiểm ion chiết xuất; dung môi điện tử cấp và chuyển kín; nước sản xuất 18.2 MΩ·cm siêu tinh; lò và buồng phủ định kỳ dùng vải không xơ và isopropanol lau, làm xác nhận tồn dư trắng. Nhà máy đóng gói ở IQC cũng đo lại ion và bay hơi, hình thành ”nhà cung—nhà máy đóng gói” kiểm kép, ô nhiễm đầu nào cũng có thể phế cả lô linh kiện.

Mười bốn, Thiết kế đệm ứng suất và ứng suất thấp

XV. Lớp phủ tích hợp dẫn nhiệt cách điện (linh kiện công suất)

IGBT, SiC, GaN và các linh kiện công suất khác sinh nhiệt lớn khi hoạt động, mỗi lần nhiệt độ junction tăng, tuổi thọ giảm theo hàm số mũ; đồng thời dưới điện áp cao phải cách điện chống đánh thủng. Phương án truyền thống dùng substrate gốm (AMB, DBC) để dẫn nhiệt cách điện, rồi nhờ vật liệu giao diện kết nối, nhưng nhiệt trở giao diện lớn. Lớp phủ dẫn nhiệt cách điện thì composite nhựa cách điện (epoxy, PI, silicone) với chất độn dẫn nhiệt cao (boron nitride BN, nhôm nitride AlN, nhôm oxit Al₂O₃, kẽm oxit) tạo thành lớp mỏng vừa cách điện vừa dẫn nhiệt, phủ trực tiếp lên mặt trên chip (top-side) hoặc mặt trong vỏ module, bỏ qua nhiều lớp giao diện. Khó khăn kỹ thuật nằm ở cân bằng: chất độn càng nhiều, càng định hướng (như BN dạng tấm xếp phẳng) thì dẫn nhiệt càng tốt, nhưng điện trở thể tích và độ dẻo giảm, độ nhớt tăng khó phủ. Kỹ thuật dùng chất độn biến tính bề mặt, xây dựng mạng dẫn nhiệt (percolation), kiểm soát hình thái định hướng chất độn để tiệm cận tối ưu tam giác "dẫn nhiệt cao + cách điện cao + ứng suất thấp". Tích lũy công thức của Kexin New Materials về lớp phủ dẫn nhiệt cách điện có thể phục vụ bảo vệ mặt trên module công suất và phủ cách điện dẫn nhiệt mặt trong vỏ. Cơ chế định hướng BN dạng tấm đặc biệt then chốt: dưới dẫn hướng phủ cắt (shear coating) hoặc trường ngoài (như siêu âm, điện trường), tấm BN xếp song song mặt phẳng, tạo kênh dị hướng "dẫn nhiệt trong mặt phẳng cao, cách điện theo chiều dày", vừa tăng dẫn nhiệt hiệu quả vừa duy trì điện trở thể tích chiều dọc. Đồng thời bề mặt chất độn qua silane coupling agent biến tính giảm nhiệt trở giao diện, ức chế kết tụ, hạ ngưỡng thấm, giảm lượng chất độn, từ đó giữ độ dẻo và bám dính nhựa. Công thức lớp phủ dẫn nhiệt cách điện bản chất là tối ưu đa mục tiêu "chất độn — giao diện — nhựa".

XVI. Quy trình phủ cấp wafer (Wafer-Level Coating)

Phủ cấp wafer là đều phủ PI/PBO/chất điện môi quay phủ lên toàn bộ wafer (200mm hoặc 300mm), qua soft bake, phơi sáng, hiện hình, đóng rắn tạo lớp bảo vệ có hình. Quy trình cốt lõi là quay phủ (spin-coating): nhỏ nhựa lỏng lên wafer quay tốc độ cao, lực ly tâm trải thành màng đều từ dưới micron đến vài micron, độ dày màng điều chỉnh bởi độ nhớt và tốc độ; sau đó trong lò tăng nhiệt bậc thang loại dung môi (soft bake), rồi imid hóa hoặc vòng hóa nhiệt độ cao. Độ đều quay phủ (sai lệch độ dày thường yêu cầu < ±5%) quyết định trực tiếp chất lượng quang khắc và mạ điện sau, yêu cầu cực nghiêm về rung thiết bị, sạch môi trường và kiểm soát nhiệt. Một số trường hợp dùng slot-die hoặc CVD để thích ứng diện tích lớn và màng dày hơn. Phủ cấp wafer còn phải kiểm soát particle, lỗ kim và hiệu ứng cạnh (edge bead). Cùng sự trỗi dậy của FOWLP và fan-out, phủ cấp wafer từ thụ động hóa đơn thuần mở rộng thành điện môi RDL, đệm ứng suất và tái phân bố tích hợp, là một quy trình cốt lõi của đóng gói tiên tiến.

XVII. Phủ cấp panel (Panel-Level Packaging)

Đóng gói cấp panel (Panel-Level Packaging, PLP) chuyển quy trình cấp wafer từ wafer tròn sang panel vuông (như 510×515mm hoặc lớn hơn), với tỷ lệ sử dụng diện tích cao hơn hạ chi phí đơn vị, là đường giảm giá key của fan-out. Phủ cấp panel đối mặt thách thức phức tạp hơn cấp wafer: panel warpage lớn hơn, độ đều kích thước khó kiểm hơn, hành vi chảy rót vật liệu ở góc vuông và cạnh khác biệt. Cách phủ từ quay phủ chuyển sang slot-die, phun hoặc lăn, yêu cầu trên diện tích lớn đạt đều độ dày, không bọt, không vỏ cam. Cấp panel cửa sổ quy trình lớp phủ bảo vệ rộng hơn, nhạy cảo bù warpage hơn, thường cần vật liệu môđun thấp, co ngót thấp để ức chế uốn panel. Phổ cập PLP đang đẩy lớp phủ bảo vệ từ "thích ứng wafer" tiến hóa sang "thích ứng panel", đặt đề tài mới cho chảy rót nhựa, co ngót đóng rắn và bám dính. Đây là cơ hội thị trường tiềm năng cho doanh nghiệp có năng lực phủ liên tục và phát triển công thức (như dây chuyền Phật Sơn của Kexin New Materials).

XVIII. Điểm keo, điểm phủ và bottom fill (Dam-Fill / Underfill)

Trong nội bộ đóng gói và cấp board, vật liệu bảo vệ lỏng thường qua điểm keo chính xác施加. Underfill dùng sau hàn lật Flip-Chip, keo epoxy chảy mao dẫn lấp đầy khe hẹp vài chục micron giữa chip và substrate, chuyển ứng suất cầu hàn từ tập trung sang phân bố, nâng lớn tuổi thọ chu trình nhiệt; capillary underfill (CUF) nhờ mao dẫn tự level, molded underfill (MUF) thì điền đồng bộ khi ép khuôn. Dam-Fill (đập-điền) dùng cho hốc cấp wafer hoặc board: trước điểm keo dam giới hạn vùng, rồi điền (fill) môi chất lỏng hoặc dạng paste, đóng rắn tạo hốc bảo vệ độ dày kiểm soát, thường dùng đóng gói hốc MEMS, cảm biến và linh kiện công suất. Độ chính xác điểm keo (kim, áp, quỹ đạo, lượng keo) quyết định trực tiếp độ đầy điền và tỷ lệ void, là cốt lõi yield. Vật liệu cần điều chỉnh độ nhớt, thixotropic, tốc độ đóng rắn và CTE khớp quy trình. Điểm keo và bottom fill là cầu nối "lớp phủ" và "kết cấu đóng gói".

XIX. Thông số quy trình: độ dày (µm) và nhiệt độ đóng rắn

Hiệu năng lớp phủ bảo vệ định nghĩa chính xác bởi độ dày màng và đường cong đóng rắn. Màng điện môi PI/PBO cấp wafer thường 2–15 micron, quá mỏng rủi ro lỗ kim cao, quá dày ứng suất và chi phí tăng; màng phủ cấp đóng gói và ba bảo vệ cấp board thường 25–100 micron, lớp dẫn nhiệt linh kiện công suất tới vài trăm micron. Sai lệch độ dày phải kiểm soát nghiêm (thường trong ±10%), không thì chỗ không đều dày thành điểm yếu ứng suất và rò điện. Nhiệt độ đóng rắn quyết định mật độ liên kết chéo và hiệu năng cuối: epoxy nhiệt rắn thường 120–180℃, imid hóa PI cần 250–350℃, silicone cộng hóa khoảng 150–200℃, ba bảo vệ UV thì quang đóng rắn thường nhiệt kèm hậu nhiệt. Tốc độ tăng nhiệt, thời gian giữ nhiệt, đường cong hạ nhiệt ảnh hưởng ứng suất dư và bọt; đóng rắn nhanh không đúng sẽ khóa dung môi sinh void. Xác định thông số quy trình phải kết hợp Tg, CTE, thủy tinh hóa và dữ liệu thoát khí vật liệu, qua DOE tối ưu và vòng kín xác thực độ tin cậy. Lấy bottom fill ví dụ, đường cong đóng rắn cần cân "thời gian chảy mao dẫn đủ lấp khe hẹp" và "trước điểm gel không khóa sớm", nên thường hai đoạn: tiền đóng rắn nhiệt thấp giữ lưu động, rồi tăng nhiệt liên kết chéo hoàn toàn; độ dày màng do lượng điểm keo và cao khe quyết định, điển hình 30–80μm. Với PI cấp wafer, tăng nhiệt imid hóa quá mạnh nổi bọt, quá chậm hại năng suất, cần cân giữa đỉnh thoát khí TGA và nhịp line. Bất kỳ đổi thông số nào phải kích hoạt đổi kiểm soát (ECN) và lấy mẫu lại làm HAST/kiểm bám dính, đảm bảo cửa sổ quy trình ổn định kiểm soát.

XX. Thiết bị phủ: phun, phủ chọn lọc và Jet điểm

Áp dụng quy mô ba bảo vệ cấp board nhờ thiết bị phủ tự động. Phủ chọn lọc (selective coating) qua van phun tinh hoặc Jet phun, theo hình preset chỉ phủ vùng cần bảo vệ, tránh connector, gold finger, via và test point, độ chính xác cao, tiết liệu, không tắc lỗ, là chính lưu lượng PCBA cao cấp. Thiết bị gồm bàn chuyển động (X/Y/Z hoặc cổng), van lưu thể (van kim, màng, trục vít), định vị thị giác và lò đóng rắn, tích hợp UV, gió nóng hoặc IR. Phun (spray) hợp diện rộng mỏng nhưng đều kém van phun; nhúng (dip) hợp chi tiết nhỏ nhưng phí liệu và khó tránh vùng; quét chỉ dùng sửa chữa. Jet điểm dùng áp điện hoặc khí động phun không tiếp xúc, tần suất cao, hợp khe dày linh kiện. Chọn thiết bị cần khớp độ nhớt, mục tiêu độ dày và nhịp line (UPH), liên động AOI đảm bảo phủ không sót.

XXI. Thiết bị chuyên dụng lắng đọng pha khí và phủ ly tâm

Cấp wafer và phủ bảo vệ cao tin cậy nhờ thiết bị chuyên dụng. Máy quay phủ (spin coater) hút chân không, đường cong tốc độ lập trình đạt màng đều dưới micron, thường tích hợp hot plate cho soft bake; độ sạch cần Class 100 thậm chí cao hơn, trang bị giám sát particle. Hệ thống lắng đọng parylene gồm bốc hơi, lò phân giải (khoảng 650–700℃) và buồng lắng đọng, thành màng chân không pha khí, đầu tư và bảo trì cao, nhưng chất màng vô song. Máy slot-die dùng cấp panel và màng dày, nhờ bơm định lượng tinh và khe đầu khuôn kiểm độ dày. Thách thức chung thiết bị này là kiểm soát particle, độ đều và năng suất; phủ cấp bán dẫn phải chạy ISO 3–5 vi môi trường, phối hợp đo dày online (ellipsometer), đếm particle và phát hiện khuyết tật. Đầu tư thiết bị và quy trình know-how cùng tạo rào cản ngành, cũng là điểm đột phá vật liệu đóng gói tiên tiến trong nước.

XXII. Tổ quan kiểm soát chất lượng (QC): độ dày, bám dính, rò và HAST

QC lớp phủ bảo vệ bán dẫn là hệ đo đa chiều, nhạy cao. Đo dày dùng profilometer, ellipsometer hoặc XRF nhanh; bám dính dùng băng keo, cắt lưới, pull-off và cắt shear, đánh giá cường độ giao diện; rò và cách điện dùng cao trở kế đo điện trở thể tích/bề mặt, chịu áp và dòng rò; chịu ẩm áp và di cư ion dùng THB, HAST; xác thực tin cậy còn chu trình nhiệt lạnh, PCT và muối phun. Mỗi lô vật liệu phải kèm báo cáo ion tinh (ICP/IC), phân tích nhiệt (TGA/DSC đo Tg), độ nhớt và rắn hàm. Line则用 SPC giám sát độ dày, phủ và tỷ lệ khuyết tật. Bất kỳ hạng mục vượt đều có thể tại terminal phóng đại thành fail hàng loạt, nên QC không phải lấy mẫu放行, mà vòng kín toàn quy trình. Kexin New Materials ở phát hiện lớp phủ trang bị năng lực cơ bản dày, bám dính và cách điện, hỗ trợ tính nhất quán xuất hàng sơn cao tin cậy. Trên line lượng sản, SPC chuyển độ dày, yield phủ, cường độ cách điện thành图受控 (X-bar/R), một khi xu hướng vượt kiểm tức dừng line truy nguyên; đồng thời lập truy xuất lô (lot traceability), từ số lô nguy liệu, thông số quy trình đến dữ liệu phát hiện toàn liên lưu存档, thỏa mãn yêu cầu truy xuất xe và y tế. Với sơn cao tin cậy, độ sâu năng lực QC quyết định trực tiếp có thể vào chuỗi cung ứng xe quy và quân quy, cũng là cơ sở thiết lập tín nhiệm dài hạn với nhà đóng gói.

XXIII. Kỹ thuật đo độ dày và độ đều

Độ dày màng là chỉ tiêu QC cơ bản nhất lớp phủ bảo vệ, phương pháp đo tùy màng và nền. Profilometer qua đầu dò quét bậc cạnh màng lấy độ dày tuyệt đối, độ chính xác cao nhưng hại mẫu vi, hiệu suất thấp; ellipsometer dùng ánh sáng phân cực đổi pha và biên độ tại giao diện màng suy ngược độ dày và chiết suất, không tiếp xúc, hợp màng mỏng (nano đến micron), làFirst Choice online PI/PBO cấp wafer; XRF (huỳnh quang tia X) với màng chứa nguyên tố cụ thể (như kim loại độn) có thể nhanh đối chiếu, hợp sàng line; xoáy và siêu âm dùng màng dày. Độ đều ngoài sai lệch trong wafer (within-wafer), còn gồm nhất quán giữa wafer và lô, thường dùng Cpk đo. Đo phải tránh hiệu ứng cạnh và nhiễu particle, kết hợp cắt phá hoại (cross-section SEM) hiệu chuẩn định kỳ. Dữ liệu dày bất thường, cần truy xuất tham số phủ, độ nhớt và đóng rắn, hình thành vòng kín "đo — quy trình".

XXIV. Thử nghiệm bám dính và cường độ kết dính

Bám dính quyết định lớp bảo vệ có thể dài hạn "dính được" trong chu trình nhiệt, rung và ẩm không. Phương pháp thường gồm: cắt lưới (cross-cut) phối băng keo bóc, đánh giá định tính; pull-off dùng đinh dán mặtCoating kéo thẳng đo cường độ giao diện, định lượng lực kết dính; cắt shear và bóc dùng bottom fill và keo; bóc 90°/180° dùng màng mềm. Bám dính chịu ảnh hưởng năng bề mặt, độ nhám, ô nhiễm và mức đóng rắn — nền nếu còn agent tháo khuôn, oxit hoặc dầu silicon, bám dính giảm sốc. Quy trình cấp bán dẫn nhấn mạnh plasma rửa, UV ozone xử lý nâng năng bề mặt, và nghiêm kiểm thời gian lưu sau tiền xử lý. Tỷ lệ giữ bám dính sau ẩm nhiệt (như sau THB) đặc biệt then chốt, vì ẩm xâm nhập dễ nhất bắt đầu từ fail giao diện. Dữ liệu kết dính là đầu vào cốt lõi chọn vật liệu và chứng nhận quy trình.

XXV. Thử nghiệm di cư ion và điện di (CIIM)

Sợi anode dẫn điện (Conductive Anodic Filament, CAF) và di cư ion trong chip (CIIM) là rủi ro fail ẩn nhất lớp phủ bảo vệ. Thử thường trên mẫu điện cực lược (comb pattern)施加 áp và đặt môi trường nhiệt ẩm cao (như 85℃/85%RH + áp THB), giám sát điện trở cách điện suy giảm theo thời gian, đến xuất hiện ngắn mạch dendrite. Độ tinh ion, hút nước, tính ngăn chặn và kín giao diện lớp phủ cùng quyết định thời gian di cư (MTTF). Với epoxy, PI, silicone, ion tồn thấp + WVTR thấp + không lỗ kim là ba yếu tố ức chế di cư. Bias-HAST (hấp áp cao + áp) mới càng tăng tốc quá trình, dùng chứng nhận xe quy và quân quy. Kết quả CIIM là tiêu chuẩn vàng xác thực "lớp phủ có thật ngăn kênh ion" không, cũng là căn cứ cốt lõi giá premium vật liệu cao cấp.

XXVI. HAST/PCT và THB thử nghiệm ứng suất tăng tốc cao

Thử nghiệm ứng suất tăng tốc cao (HAST) và hấp áp cao (PCT, thường áp 121℃ bão hòa) là "nồi áp suất" tin cậy bán dẫn. HAST ở 110–130℃, 85%RH, tùy thêm áp, nén vài năm lão hóa tự nhiên thành vài chục đến vài trăm giờ, nhanh phơi fail liên quan ẩm (ăn mòn, bong lớp, di cư). THB (Temperature Humidity Bias) ở 85℃/85%RH + áp làm việc tăng tốc di cư ion và rò. Các thử này đặt thách thức giới hạn cho kín lớp phủ, độ tinh và bám dính: bất kỳ lỗ kim, vi nứt hoặc ion động đều phơi tại HAST. Sau thử phải làm ngoại quan, điện tính và phân tích cắt (CSAM, SEM) xác nhận mode fail. Qua HAST/THB là ngưỡng准入 xe quy và linh kiện cao tin cậy, cũng là bằng chứng then chốt vật liệu và nhà đóng gói thiết lập tín nhiệm. Điều kiện HAST điển hình 130℃, 85%RH, áp vài vôn đến vài chục vôn, duy trì 96–264 giờ không đều, hệ số tăng tốc đạt nghìn lần môi trường tự nhiên; PCT thường 121℃, 2 atm bão hòa hấp khảo hút ẩm và bong lớp đóng gói. Cần nhắc kết quả thử tăng tốc là "tuổi thọ tương đối" không phải tuyệt đối, kỹ thuật phải kết hợp Arrhenius và Peck ngoại suy, và hiệu chuẩn bằng dữ liệu sửa chữa hiện trường, tránh giải độc đơn nhất thời thử. Luận chứng tin cậy nghiêm luôn là nền tảng tin cậy lớp phủ bảo vệ.

XXVII. Bệnh thường và đối sách (tổng bảng)

XXVIII. Phân tích căn nguyên nứt và khai liệt lớp phủ

Nứt lớp phủ phần nhiều từ không khớp nhiệt cơ và ứng suất quy trình. Chip (silicon CTE≈3ppm/℃) với điện môi hữu cơ, substrate (CTE mười mấy đến hai mấy chục ppm/℃) co giãn chênh lệch tại chu trình nhiệt, tích lũy ứng suất cắt giao diện; nếu môđun lớp phủ quá cao, độ giãn dài đứt không đủ, sẽ nảy nứt tại góc, cạnh hoặc bậc. Đóng rắn nhanh hoặc màng dày một lần sẽ khóa dung môi và ứng suất nội, sau hồi nhiệt nứt. Phân bố chất độn nhựa ép, khớp CTE bottom fill cũng then chốt. Căn nguyên phân tích gồm CSAM (kính hiển vi âm học quét) phát hiện bong lớp trong, thấm nhuộm (dye-penetrant) định vị kênh nứt, FIB-SEM cắt quan sát hình vi nứt, phần tử hữu hạn mô phỏng định vị tập trung ứng suất. Đối sách là vật liệu dai (cao su lõi vỏ, đoạn mạch mềm), đệm cấu trúc (chuyển tiếp cung tròn, lớp gradient), quy trình ôn hòa (tăng nhiệt từng bước, đóng rắn hậu nhiệt thấp) và tối ưu độ dày. Nứt là fail không nghịch, phòng hơn cứu.

XXIX. Kiểm soát空洞 (Voids) và bong lớp (Delamination)

Void và delamination là khuyết tật giao diện thường nhất trong bảo vệ đóng gói. Void chỉ bao khí trong lớp phủ hoặc bottom fill, giữa giao diện (đường kính từ dưới micron đến vài trăm micron), nguồn gồm dung môi chưa hết, ẩm, điểm keo cuốn khí, đóng rắn thoát khí; delamination chỉ lớp phủ và nền hoặc giữa lớp mất bám dính. Cả hai đều thành kênh tập trung ẩm và ứng suất, gây ăn mòn và nứt. Kiểm soát đa tầng: vật liệu hạ độ nhớt, điều thixotropic và phần bay hơi; quy trình chân không khử bọt, tiền hấp khử ẩm, tối ưu quỹ đạo điểm keo và đường cong đóng rắn (tránh nhiệt sốc khóa khí); thiết bị dùng điểm keo chân không và khử khí online; phát hiện dùng CSAM, X-ray và C-SAM quét định lượng tỷ lệ void và设上限 (như < 5% diện tích). Phòng delamination nhờ plasma rửa bề mặt, coupling agent nâng năng giao diện, và môđun thấp khớp CTE. Tỷ lệ void/delam là红线 then chốt chứng nhận bottom fill và lớp dẫn nhiệt.

XXX. Ngành ứng dụng: chip logic và tính toán

Chip logic và tính toán (CPU, GPU, SoC, ASIC) nhu cầu lớp phủ bảo vệ tập trung điện môi thấp, ứng suất thấp và độ tinh cao. Đóng gói tiên tiến (Flip-Chip, Fan-out, Chiplet), PI/PBO làm điện môi RDL và thụ động hóa, quyết định mật độ liên kết và toàn vẹn tín hiệu; bottom fill bảo đảm cầu hàn lật trong hàng nghìn chu trình nhiệt; ba bảo vệ cấp board bảo vệ cấp nguồn và linh kiện ngoại vi card tăng tốc AI. Cùng mật độ tính toán vọt tăng, áp nhiệt quản lý đóng gói tăng, giao diện dẫn nhiệt và phủ cách điện hiệp đồng thành quan trọng. Lĩnh vực này do đại gia vật liệu quốc tế chủ đạo, nhưng thay thế nội địa tại điện môi RDL, bottom fill và sơn ba bảo vệ đang tăng tốc đột phá. Kexin New Materials tuy chủ công sơn công nghiệp chức năng, kỹ thuật phủ ứng suất thấp và dẫn nhiệt cách điện có thể ngang支撑 bảo vệ phụ trợ phần cứng tính toán và bảo vệ module cấp nguồn công suất. Đáng bổ sung, server AI với yêu cầu cấp nguồn và tản nhiệt cấp board đang ép sơn ba bảo vệ và dẫn nhiệt nâng cấp: module cấp nguồn dòng cao phát nhiệt tập trung, vừa ba bảo vệ chống ẩm vừa cách điện dẫn nhiệt, phương án分体 "sơn ba bảo vệ + đệm dẫn nhiệt" truyền thống dần bị "tích hợp phủ cách điện dẫn nhiệt" thay thế. Cuộc đua tính toán vì thế không chỉ tại tiến trình chip, cũng tại hệ vật liệu đóng gói và cấp board, giá trị lớp phủ bảo vệ từ "bảo vệ bị động" chuyển sang "chủ động赋能 tản nhiệt và tin cậy".

XXXI. Bán dẫn công suất và điện tử ô tô (IGBT/SiC)

Chất bán dẫn công suất (mô-đun IGBT, SiC MOSFET, GaN HEMT) là lĩnh vực có tốc độ tăng trưởng nhu cầu về sơn bảo vệ nhanh nhất. Xe điện, biến tần quang điện, trạm sạc và lưu trữ năng lượng đòi hỏi mật độ công suất và hiệu suất cực cao, nhiệt độ tiếp xúc làm việc của SiC/GaN có thể đạt 175–200℃ trở lên, vượt xa Si truyền thống. Điều này đòi hỏi lớp phủ bảo vệ chịu nhiệt độ cao hơn, cách điện dẫn nhiệt tốt hơn, và ứng suất thấp để phù hợp với hệ số giãn nở nhiệt của vật liệu vùng cấm rộng; đồng thời mô-đun phải đảm bảo tuổi thọ mười lăm năm trong môi trường rung động ô tô, chu trình nhiệt độ và độ ẩm. Các ứng dụng điển hình bao gồm phủ cách nhiệt dẫn nhiệt bề mặt chip, lớp phủ cách điện thành vỏ, ba lớp bảo vệ cho thanh cái và đầu cuối, lót đệm gia cường đáy. Sơn cách nhiệt dẫn nhiệt tại đây vừa giảm nhiệt trở giao diện vừa chống phóng điện bề mặt, giá trị nổi bật. Công ty TNHH Vật liệu mới Kèxìn (Kexin New Materials) tọa lạc tại Phật Sơn — nơi tập trung chuỗi cung ứng điện tử ô tô và linh kiện công suất miền Nam Trung Quốc, hệ thống phủ cách nhiệt dẫn nhiệt và phủ bảo vệ độ tin cậy cao của họ có thể phục vụ khách hàng mô-đun công suất địa phương ở gần. Trong hệ truyền động điện và bộ sạc trên xe (OBC), mô-đun công suất thường xuyên chịu xung nhiệt độ và rung cơ học do khởi động/dừng và điều kiện đường xá, lớp phủ "ứng suất thấp + bám dính cao" quyết định tuổi thọ hơn là chỉ dẫn nhiệt đơn thuần; còn ở bo mạch hệ quản lý pin (BMS) và bộ điều khiển vùng, sơn ba lớp bảo vệ phải duy trì cách điện lâu dài trong môi trường nóng ẩm, sương muối cao của khoang động cơ (engine compartment). Bảo vệ điện tử ô tô do đó thể hiện nhu cầu kép "cách nhiệt dẫn nhiệt cấp mô-đun + ba lớp bảo vệ cấp bo", đặt yêu cầu cao hơn với năng lực cung ứng hệ thống và chứng nhận đồng bộ của doanh nghiệp vật liệu.

Ba mươi hai, Yêu cầu độ tin cậy IC ô tô (AEC-Q100)

AEC-Q100 do Hội đồng điện tử ô tô ban hành là tiêu chuẩn độ tin cậy cho chip tiêu chuẩn ô tô, đặt ra yêu cầu hệ thống với sơn bảo vệ: phải vượt qua chu trình nhiệt độ (như -55℃ đến 150℃ hàng nghìn chu kỳ), tuổi thọ làm việc nhiệt độ cao (HTOL), THB, HAST, khả năng hàn, phóng điện tĩnh (ESD) và các ứng suất khác, với mục tiêu tỷ lệ lỗi ở mức ppm (định hướng không lỗi). Điều này có nghĩa vật liệu sơn phải giữ được độ tinh khiết, kín khít, bám dính và chịu nhiệt trong điều kiện khắc nghiệt nhất. Tiêu chuẩn ô tô còn nhấn mạnh truy xuất nguồn gốc và kiểm soát thay đổi (PCN), bất kỳ thay đổi nào về công thức, quy trình hay dây chuyền đều phải tái chứng nhận. Với nhà cung cấp sơn bảo vệ, vào chuỗi cung ứng tiêu chuẩn ô tô phải xây dựng hệ thống IATF 16949 và cơ sở dữ liệu độ tin cậy hoàn chỉnh. Đây chính là hào hào của doanh nghiệp sơn độ tin cậy cao — năng lực hệ thống của Kèxìn新材料 trong lĩnh vực bảo vệ chức năng, tạo nền tảng để mở rộng sang bảo vệ phụ trợ điện tử ô tô.

Ba mươi ba, Tuân thủ môi trường: Không halogen (Halogen-Free) và RoHS

Tuân thủ môi trường cho vật liệu điện tử đã thành rào cản bắt buộc. RoHS hạn chế chì, cadimi, thủy ngân và các chất độc hại; REACH quản lý đăng ký hóa chất; còn "không halogen" (halogen-free) yêu cầu tổng halogen như Br, Cl dưới giới hạn (như Cl+Br < 1500ppm), để ngăn tạo dioxin khi đốt. Chống cháy truyền thống thường dựa vào hệ brom và antimon hiệp đồng, phi halogen buộc vật liệu chuyển sang chống cháy trương nở hệ phốt pho, nitơ, hydroxide vô cơ. Sơn bảo vệ bán dẫn phi halogen cần tái cân bằng giữa chống cháy, cách điện, chịu nhiệt, tránh đưa vào độ dốc điện môi cao hay tạp chất ion. Tuân thủ xanh còn mở rộng sang VOC thấp, thoát khí thấp và thiết kế tái chế. Kèxìn新材料 trong phát triển công thức kiên trì hướng không halogen và VOC thấp, giúp sản phẩm cách nhiệt dẫn nhiệt và sơn ba lớp phù hợp yêu cầu môi trường của khách hàng điện tử xuất khẩu và ô tô.

Ba mươi bốn, Cơ hội chuỗi cung ứng và nội địa hóa (dây chuyền Phật Sơn của Kèxìn新材料)

Sơn bảo vệ bán dẫn lâu nay do các tập đoàn vật liệu Mỹ Nhật Âu chi phối, nhất là PI/PBO cấp wafer, parylene và底填 cao cấp. Gần năm nay dưới thúc đẩy địa chính trị và chi phí, thay thế nội địa tăng tốc: từ EMC,底填 đến sơn ba lớp cấp bo, doanh nghiệp bản địa dần thâm nhập. Chuỗi vịnh Quảng Đông là trọng trấn chế tạo và đóng gói điện tử toàn cầu, khát cầu vật liệu bản địa hóa độ tin cậy cao, chi phí thấp, phản hồi nhanh. Kèxìn新材料 (kexinMaterials) dựa vào cơ sở sản xuất Phật Sơn, có năng lực phát triển công thức sơn bảo vệ chức năng, quy trình phủ liên tục và đóng rắn, cũng như kiểm tra độ tinh khiết ion và cách nhiệt dẫn nhiệt, ma trận sản phẩm bao phủ sơn phủ epoxy, cách nhiệt dẫn nhiệt, sơn ba lớp..., có thể cung cấp phương án nội địa trong bảo vệ mô-đun công suất, chống ẩm cấp bo và bao bọc phụ trợ điện tử công nghiệp. Với nhà đóng gói và整机厂, nuôi dưỡng chuỗi cung ứng sơn đa dạng, bản địa hóa là lựa chọn chiến lược giảm chi và đảm bảo cung. Bản địa hóa còn mang ưu thế tốc độ phản hồi: tinh chỉnh công thức, thử sản xuất lô nhỏ, phân tích hỏng hóc hiệp đồng đều có thể khép kín trong một ngày xe chạy, vượt trội hơn chu kỳ cung ứng xuyên đại dương. Lấy Phật Sơn làm tâm, chuỗi vịnh Quảng Đông tập trung trọn vẹn từ封测, mô-đun công suất đến整机 terminal, Kèxìn新材料 (kexinMaterials) có thể dựa vào địa lý và proximity kỹ thuật cung cấp dịch vụ phát triển liên hợp "vật liệu + quy trình", giúp khách rút ngắn chu kỳ chứng nhận khi đưa lớp phủ mới. Trong bối cảnh nhiễu loạn địa chính trị và bất định tồn kho, quan hệ cung ứng gần bờ, có thể xác minh, có thể lặp lại này đang thành tài sản bền bỉ cốt lõi của doanh nghiệp chế tạo điện tử.

Ba mươi lăm, Tiêu chuẩn và quy phạm (IPC / JEDEC / MIL)

Tuyển chọn và chứng nhận sơn bảo vệ bán dẫn phải đối chiếu tiêu chuẩn uy tín. Loạt IPC (như IPC-CC-830 sơn ba lớp, IPC-A-610 độ chấp nhận) định nghĩa tính năng và yêu cầu ngoại quan lớp phủ cấp bo; JEDEC (như J-STD-020 độ nhạy ẩm, loạt JESD22 nhiệt ẩm thiên áp/chu trình) quy phạm thử độ tin cậy cấp chip; IEC và UL cung cấp cách điện, chống cháy và an quy; tiêu chuẩn MIL (như MIL-I-46058C, đang bị IPC thay thế) vẫn là tham chiếu độ tin cậy quân sự cao; ô tô xem loạt AEC-Q và IATF 16949. Datasheet vật liệu phải cung cấp theo phương pháp các tiêu chuẩn này dữ liệu so sánh được của Tg, CTE, điện môi, WVTR, độ tinh khiết ion, cường độ cách điện và độ tin cậy. Kỹ sư khi so chọn cross-supplier nên lấy dữ liệu đo thực dưới cùng tiêu chuẩn, không phải tuyên bố tiếp thị. Tuân thủ tiêu chuẩn là cầu nối sơn bảo vệ từ "dùng được" đến "đáng tin". Lấy sơn ba lớp cấp bo ví dụ, IPC-CC-830 phân biệt rõ Type AR/ER/UR/SR/XY yêu cầu điện, môi trường và bền bỉ của các nhựa, và quy định tiêu chí tối thiểu hoàn chỉnh phủ, độ dày và bám dính; UL 746E quản lý lão hóa nhiệt dài hạn và chống cháy của chi tiết cách điện. Nhà đóng gói khi lập quy phạm nội bộ (như QPA doanh nghiệp) thường kết hợp các tiêu chuẩn thông dụng này với mục tiêu tỷ lệ lỗi cụ thể của linh kiện, hình thành checklist nghiệm thu thi hành được, kiểm toán được.

Ba mươi sáu, Xu hướng và triển vọng: Chiplet, đóng gói tiên tiến và bán dẫn thế hệ ba

Tương lai sơn bảo vệ bán dẫn được dẫn dắt bởi ba xu hướng lớn. Một, Chiplet và tích hợp 2.5D/3D đẩy mật độ liên kết và mật độ nhiệt lên cao mới, đòi hỏi môi trường RDL mỏng hơn, điện môi thấp hơn, ứng suất thấp hơn, và phủ cấp wafer hướng tới độ chính xác định nghĩa quang khắc. Hai, phổ biến bán dẫn thế hệ ba (SiC/GaN) làm lớp phủ chịu nhiệt cao hơn, cách nhiệt dẫn nhiệt cao hơn, và ứng suất thấp phù hợp vật liệu vùng cấm rộng thành nhu cầu cứng, tích hợp cách nhiệt dẫn nhiệt là chiến trường chính. Ba, định hướng xanh và có thể sửa chữa thúc đẩy ba lớp bảo vệ không halogen, VOC thấp, bóc tách được thân thiện môi trường, và thiết kế vật liệu hướng kinh tế tuần hoàn. Đồng thời, đóng gói cấp panel giảm chi sẽ tái cấu trúc quy trình phủ và cục diện thiết bị. Rào cản sơn bảo vệ bán dẫn luôn nằm ở "tinh khiết + ứng suất + tin cậy" ba trong một, là cao địa kỹ thuật của doanh nghiệp vật liệu. Kèxìn新材料 (kexinMaterials) với tích lũy bảo vệ chức năng, đang dần mở rộng sang bảo vệ mô-đun công suất và phủ độ tin cậy cao, hữu vọng chiếm vị thế trong làn sóng thay thế nội địa. Từ chu kỳ dài hơn, phát triển bền vững cũng sẽ tái cấu trúc lộ trình vật liệu: sơn nước hóa, không dung môi và lớp phủ bóc tách tái chế có thể giảm VOC và độ khó xử lý bo mạch bỏ; thăm dò monomer sinh học hoặc độc thấp dù còn sớm, lại đại diện hướng trách nhiệm môi trường ngành. Với doanh nghiệp chế tạo, nắm tái cân bằng "cao năng lực — tuân thủ — chi phí" vừa là thách thức kỹ thuật, vừa là then chốt xây dựng sức cạnh tranh trong cửa sổ thay thế nội địa vật liệu bán dẫn. Kèxìn新材料 sẽ tiếp tục dựa vào dây chuyền Phật Sơn, dịch chuyển vững chắc năng lực trưởng thành của sơn công nghiệp chức năng sang cảnh bảo vệ phụ trợ bán dẫn.

Câu hỏi thường gặp (FAQ)

Q1: Sơn ba lớp bảo vệ và phủ cấp chip có phải một thứ không?

Không. Sơn ba lớp dùng cho PCBA cấp bo chống ẩm sương muối; phủ cấp chip dùng cấp wafer/đóng gói, đòi hỏi tinh khiết hơn, ứng suất thấp hơn, điện môi thấp hơn, tiêu chuẩn và vật liệu đều khác.

Q2: Sơn linh kiện công suất cần cách điện hay dẫn nhiệt?

Cả hai. Linh kiện công suất cần song chức "cách điện + dẫn nhiệt", nhờ nhựa cách điện trộn filler dẫn nhiệt, khó là cân bằng hai bên.

Q3: Vì sao sơn bán dẫn lại chuộng độ tinh khiết?

Vết Na+, Cl- dưới thiên áp ẩm sẽ di chuyển ion gây ngắn mạch, và nhiệt độ cao tăng tốc. Không đạt tinh khiết, thử độ tin cậy ắt thất bại, nên độ tinh khiết ion là chỉ tiêu cứng.

Q4: Ba lớp bảo vệ cấp bo có sửa chữa được không?

Xem loại sơn. Sơn ba lớp acrylic đa phần tan bóc dễ sửa; polyurethane/epoxy một phần khó sửa. Dây chuyền thường chọn sơn theo tính bảo trì.

Q5: Vì sao phủ chọn lọc là chủ lưu?

Nó chỉ phủ vùng cần bảo vệ, tránh lỗ thông/đầu nối, độ chính xác cao, tiết liệu, không tắc lỗ, phù hợp sản xuất hàng loạt bo mật độ cao, ưu hơn quét phun toàn bo.

Q6: SiC/GaN đòi hỏi gì mới với sơn bảo vệ?

Nhiệt độ làm việc cao hơn, mật độ công suất lớn hơn, đòi lớp phủ chịu nhiệt cao hơn, cách nhiệt dẫn nhiệt cao hơn, và ứng suất thấp phù hợp giãn nở nhiệt vật liệu vùng cấm rộng, ngưỡng cao hơn linh kiện Si truyền thống.

Q7: Chọn PI cấp wafer hay PBO thế nào?

Cả hai đều chịu nhiệt cao, ứng suất thấp; PBO điện môi thấp hơn, hút nước ít hơn, cửa sổ quy trình rộng hơn, hợp tần cao và RDL siêu mịn; PI ưu về chi phí và trưởng thành, hợp thụ động cấp wafer thông thường. Cần kết hợp tốc độ tín hiệu, số lớp và năng lực dây chuyền quyết định.

Q8: Lớp phủ bảo vệ bị bong tách thì sao?

Trước tiên phân tích căn nguyên: đa phần do hút ẩm, ứng suất hay tiền xử lý thiếu. Đối sách gồm sấy khô tiền xử lý, vật liệu ứng suất thấp, rửa plasma tăng bám dính, lớp gradient đệm; chi tiết đã bong thường không sửa được, phải phòng từ thiết kế quy trình.

Q9: Parylene hợp sản xuất hàng loạt bán dẫn lớn không?

Màng parylene cực tốt nhưng thiết bị đắt, lắng đọng chậm, chi phí cao, hợp linh kiện giá trị cao, lô nhỏ độ tin cậy cao; bảo vệ thông dụng quy mô lớn vẫn lấy ba lớp lỏng và底填 chính.

Q10: Sơn không halogen ảnh hưởng cách điện hay chống cháy không?

Hệ không halogen công thức hợp lý có thể qua chống cháy tương đương hệ phốt pho/nitơ/vô cơ mà không hy sinh cách điện, nhưng cần tái cân bằng chịu nhiệt và độ tinh khiết ion, tuyển chọn nên xem dữ liệu UL/RoHS đo thực.

Đọc mở rộng

• Lớp phủ cách nhiệt và quản lý nhiệt pin năng lượng mới — Đối chiếu công nghiệp bảo vệ cách điện độ tin cậy cao.
• Lớp phủ chống cháy hệ thống lưu trữ năng lượng — Phụ trợ cách nhiệt chống cháy hệ thống pin.
• Lớp phủ tiền xử lý trước sau mạ nhựa — Đối chiếu tiền xử lý bao bọc nhựa/kim loại hóa.